臺灣博碩士論文加值系統

近年來，隨著製程技術的進步越來越快速，造成了細胞函式庫也時常重新設計來符合新的製程技術。為了要重新利用設計過的細胞函式庫，因此一個有效的細胞自動遷移工具變的相對的重要。相關的研究以限制圖壓縮演算法與整數線性規劃為兩個主要的方法。傳統的限制圖壓縮演算法由於只考慮到空間利用度，因此會造成電路外型與拓墣順序的改變，這些改變可能造成原設計者需要耗費更多的時間來修正調整電路。雖然整數線性規劃雖然能夠維持電路外型與拓墣順序與原電路相同，但是卻必須耗費大量的運算時間。因此，本論文提出改良式以邊為基礎元件製程遷移演算法來改善傳統上兩個做法的缺點。

目錄
摘要（英文）……….………………………………… ………3
摘要（中文）……….………………………………… ………4
誌謝………………………………………………………………5
目錄………………………………………………………………6
圖目錄……………………………………………………………8
表目錄……………………………………………………………9
1 簡介 …………………………………………………………10
2 背景介紹…………………………………………………… 11
2.1 設計規則……………………………………………………11
2.2 限制圖壓縮演算……………………………………………14
2.3 Integer linear proraming………………………………16
3 流程圖…………………………………………………………18
4 元件擷取………………………………………………………20
5 以邊為基礎製程遷移模型……………………………………23
5.1 以邊為基礎的限制圖………………………………………24
5.2 限制圖演算法………………………………………………27
5.3 最長路徑演算法……………………………………………28
6 45度繞線模型…………………………………………………29
6.1虛擬45度線段紀錄……………………………………………30
6.2 45度繞線維持………………………………………………32
6.3 設計規則的考量……………………………………………32
7兩層架構下額外考量……………………………………………36
8實驗數據…………………………………………………………38
9結論與未來目標…………………………………………………41

[1] David G. Boyer ,”Symbolic Layout Compaction Review” ,25th ACM/IEEE Design Automation Conference
[2] chi-Yuan Lo , “Automatic Tub Region Generation for Symbolic Layout Compaction” , 26th ACM/IEEE Design Automation Conference@
[3]Fang Fang, Jianwen Zhu , “Automatic Process Migration of Datapath Hard IP Libraries”
[4]Y.Eric Cho , “A subjective review of compaction,” 22nd Design Automation
Conference,
[5]Chi-Yun Lo and Ravi Varadarajan , “An o(n1:5logn) 1-d compaction algorithm,”
in 27st ACM/IEEE Design Automation Conference, 1990,
[6] Fang Fang, Jianwen Zhu, “Calligrapher: A New Layout Migration Engine Based on Geometric Closeness”
[7] Hyunchul Shin, Albert0 L. Sangiovanni-Vincentelli ,Carlo H. Siquin, ” TWO - DIMENSIONAL COMPACTION BY ‘ZONE REFINING’, 23rd Design Automation Conference
[8] Liao, Y.; and Wong, C. K. “An Algorithm toCompact VLSI Symbolic Layout with Mixed Constraints”,IEEE Transactions on Computer-Aided Design of Circuits and Systems,
[9] Jiaji Fang Joshua S. L. Wong Kaihe Zhang Pushan Tang,” A Fast Constraint Graph Bases Generation Algorithm For VLSI Cicuit Layouts” 1994 IEEE