跳到主要內容

臺灣博碩士論文加值系統

(34.204.169.230) 您好!臺灣時間:2024/03/03 00:32
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:謝宜軒
研究生(外文):i-hsuan hsieh
論文名稱:32-BITRISCCPU實作-使用ASIP方式
論文名稱(外文):32-Bit RISC CPU implementation – Using ASIP approach
指導教授:陳昌居
指導教授(外文):chang-jiu chen
學位類別:碩士
校院名稱:國立交通大學
系所名稱:資訊學院碩士在職專班資訊組
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:48
中文關鍵詞:微處理機
外文關鍵詞:CPUProcessorASIPRISC
相關次數:
  • 被引用被引用:0
  • 點閱點閱:345
  • 評分評分:
  • 下載下載:45
  • 收藏至我的研究室書目清單書目收藏:0
本論文研製之ASIP(Application Specific Instruction Set Processor)於目前的SOC中使用的相當廣泛,一個SOC中有時使用一個以上的ASIP。而ASIP與一般的general purpose Processor最大的不同,在於ASIP執行的程式一般都是固定於chip上,而非於DRAM, SRAM上的不同程式。所以為了達到CHIP area與Performance的需求,ASIP 的generation tool 都可以方便使用者自行定義instruction set, 內部的pipe line stage, function unit、、等。在定義好之後,可以自動產生HDL source及compiler, simulator等tool set, 使的user可以針對某個特殊應用來設計所需的ASIP使用。
我們經過評估後決定使用日本Osaka University 的ASIP Meister tool(http://www.eda-meister.org/), Tool這套可以產生VHDL RTL code 及C compiler generator files for COSY compiler generator (http://www.ace.nl)。ASIP在定義指令集及架構採用graphic GUI, 並且tool可以在RTL code合成前就能預估出gate count, power, speed供參考。我們預備以32-bit RISC架構來設計一個ASIP, 並實做出一個晶片。對ASIP的設計流程作一完整實作及瞭解,並驗證ASIP meister Tool功能。對於在SOC設計例如網路、圖形、數位電視、、等應用需要ASIP時,可供參考。
設計的CPU為32 bit RISC, 5 stage pipe line, instruction set 以OPEN source的OPEN RISC (http://www.opencores.org/projects.cgi/web/or1k)為架構。因為我們無法取得COSY compiler generator, 因此必須使用OPEN RISC的GNU tool chain的C compiler.因為無COSY conmpiler generator, 使我們在instruction set的調整受限,但是可以評估以ASIP方式的CPU實作結果。
在得到ASIP 產生的RTL code之後, 我們再以Synopsys等CIC(www.cic.org.tw)提供的工具以UMC .18的cell lib, 依據CIC的要求,進行 Scan chain insert, IC layout APR(Auto Place and Route), DRC/LVS 等完整IC 下線的工作。
ASIP(Application Instruction Set Processor) are commonly used in today’s SOC design. Some SOC chips use more then one ASIPs. The most difference between ASIP and a general purpose CPU is that ASIP usually execute instructions fixed in chip instead of different programs in RAM. To optimize the chip area and performance, ASIP tool can let user generate own instruction set, pipe line state, function unit. And generate RTL code, compiler, simulator of the dedicated ASIP to be used.
We select the ASIP meister tool (http://www.eda-meister.org/) from Osaka University as our ASIP design tool. Which can generate VHDL source code and C compiler generator files for COSY compiler generator (http://www.ace.nl) . The ASIP meister use graphic interface in defining instructions and pipe line stages. And can estimate the gate count, power, performance before chip implementation. We will define a 32-bit RISC CPU, and generate RTL code and implement real chip. For verify ASIP design flow and the ASIP meister tool. For SOC design such as network, graphic, digital, … applications that need ASIPs, the ASIP methodology can be used.
Our ASIP is a 5 stage 32bit RISC, and the instruction set is from open source OR1K (http://www.opencores.org/projects.cgi/web/or1k). Since we could not get the COSY compiler generator, we have to use the OR1K GNU C compiler. So we are not able to refine instructions, but we still can evaluate the ASIP approach for a CPU design.
After the RTL code, we will prepare the chip implementation. We will use UMC .18 um cell lib to synthesis by Synopsis, and other tools from CIC to do scan chain insert, APR(Auto Place and Route), DRC/LVS for chip tape out requirement by CIC.
中文提要 ……………………………………………………………i
英文提要 ……………………………………………………………ii
誌謝 ……………………………………………………………iii
目錄 ……………………………………………………………iv
表目錄 ……………………………………………………………v
圖目錄 ……………………………………………………………vi
一、 緒論……………………………………………………… 1
1.1 動機……………………………………………………… 1
1.2 ASIP的優點……………………………………………… 2
1.3 ASIP的工具……………………………………………… 2
二、 使用ASIP-Meister……………………………………… 4
2.1 ASIP-Meister簡介……………………………………… 4
2.2 定義指令集……………………………………………… 5
2.3 微運算…………………………………………………… 7
三、 OR1K Processor………………………………………… 8
3.1 OR1K架構簡介…………………………………………… 8
3.2 OR1K ORBAS32 I指令集………………………………… 9
四、 OR1K以ASIP-Meister實作…………………………… 13
4.1 設計目標及架構………………………………………… 13
4.2 系統資源……………………………………………… 13
4.3 儲存資源……………………………………………… 16
4.4 介面定義……………………………………………… 18
4.5 指令的類別與定義…………………………………… 19
4.6 C語言類別與指令行為描述…………………………… 20
4.7 指令微運算定義……………………………………… 21
4.8 手動的修改…………………………………………… 24
4.9 產生的VHDL原始碼…………………………………… 26
4.10 驗證方式……………………………………………… 27
五、 晶片實作……………………………………………… 29
5.1 設計流程……………………………………………… 29
5.2 模擬結果……………………………………………… 29
5.3 晶片規格……………………………………………… 31
5.4 佈局結果錯誤說明…………………………………… 32
5.5 測試規劃……………………………………………… 33
六、 結論…………………………………………………… 34
參考文獻 ……………………………………………………… 36
[1]. http://www.coware.com/products/processordesigner.php Coware Company.
[2]. http://www.retarget.com/brfchschk.html Target Compiler Tech.
[3]. http://www.asip-solutions.com/ Asip-solutions Company
[4]. http://www.ics.uci.edu/~express/ Expression home page.
[5]. Souvik Basu, Rajat Moona, "High Level Synthesis from Sim-nML Processor Models," vlsid, p. 255, 16th International Conference on VLSI Design, 2003.
[6]. http://www.opencores.org/projects.cgi/web/or1k/overview Or1k home page.
[7]. ASIP Meister User’s Manual

[8]. ASIP Meister Tutorial.

[9]. OpenRISC 1000 Architecture Manual, 26/June/2004.

[10]. Kitajima, A.; Itoh, M.; Sato, J.; Shiomi, A.; Takeuchi, Y.; Imai, M.“Effectiveness of the ASIP design system PEAS-III in design of pipelined processors”,Page(s):649 - 654 ,Design Automation Conference, 2001. Proceedings of the ASP-DAC 2001. Asia and South Pacific 30 Jan.-2 Feb. 2001
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 羅世輝、湯雅云(2003)。〈內外控人格特質與授權賦能認知對工作滿足之影響-以金融保險為例〉。《人力資源管理學報春季號》,31(1):1-19。
2. 蔣立琦、郭雅雯、林綽娟(2004)。〈自我效能之概念分析〉,《護理雜誌》,51(2):67-72。
3. 趙雅麗(2001)。〈台灣地區視障者之媒介使用行為與動機調查研究〉,《新聞學研究》,66:61-96。
4. 楊招謨、李如鵬(2004)。〈身心障礙老人生活品質之個案研究〉,《親民學報》,10:167-183。
5. 黃朝盟、林家如(2002)。〈電子化政府的無障礙空間:行政院直轄機關網站可及性評估〉,《法政學報》,15:159-190。
6. 鈕文英、陳靜江(1999)。〈台灣地區智能障礙青年「心理生活素質」之研究〉,《特殊教育學報》,13:1-32。
7. 陸玓玲(1998)。〈台灣地區生活品質研究概況〉,《中華公共衛生雜誌》,17(6):442-457。
8. 陳靜江、鈕文英(2000)。〈台灣地區肢體障礙青年與感官障礙青年心理生活素質之研究〉,《特殊教育與復健學報》,8:75-104。
9. 陳美如、郭昭佑(2002)。〈賦權增能評鑑的理論探究:對課程評鑑的啟示〉,《暨大學報》,6(1):61-94。
10. 陳明聰、官怡君、林妤芳(2004)。〈網路學習資源網站資訊可及性評估之研究〉,《特殊教育研究學刊》,26:45-60。
11. 陳明德、楊熾康(2004)。〈從電腦使用觀點來談協助工具在身心障礙學童之應用-以WindowsXP為例〉,《國小特殊教育》,37:47-59。
12. 張麗春、李怡娟(2004)〈賦權概念分析〉,《護理雜誌》,51(2):84-90。
13. 張麗春,黃淑貞(2003)。〈巨觀與微觀-充能與自我效能之概念分析〉,《醫護科技學刊》,5(3):194-207。
14. 張英鵬(2001)。〈我國大專身心障礙學生之生活品質研究〉,《特殊教育學報》,15:273-307。
15. 孫淑柔(1997)。〈從智能障礙者生活品質評量的趨勢談質的研究的可行性〉,《特殊教育季刊》,62:10-15。