跳到主要內容

臺灣博碩士論文加值系統

(44.192.67.10) 您好!臺灣時間:2024/11/12 18:02
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:潘東揚
研究生(外文):Tung-Yang Pan
論文名稱:一個基於像像減量的快速分水嶺演算法及其硬體設計
論文名稱(外文):An Accelerated Watershed Algorithm and Its Hardware Design Based on Pixel Reduction Techniques
指導教授:呂紹偉
指導教授(外文):Shao-Wei Leu
學位類別:碩士
校院名稱:國立臺灣海洋大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2006
畢業學年度:94
語文別:中文
論文頁數:92
中文關鍵詞:影像分割分水嶺演算法平坦化梯度化
外文關鍵詞:Image SegmentationWatershed AlgorithmSmoothingGradient Thresholding
相關次數:
  • 被引用被引用:0
  • 點閱點閱:304
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
影像分割在影像處理過程中是一個非常重要的處理步驟,無論在影像辨識或影像壓縮等應用上均佔有關鍵性的地位,而分水嶺演算法是目前常用但運算量很大的影像分割法。近來很多手機和PDA都新增了數位影像處理與傳輸的功能,但受限於低功耗的要求,這類產品所搭載的CPU通常較難勝任高複雜度的運算。影像分割當然也會對這類CPU造成負擔。本研究基於副處理器的概念,設計並實作一個分水嶺計算專用的電路架構,讓CPU可以將複雜的分水嶺計算交由此電路負責,以減輕CPU的負載。我們針對前處理以及分水嶺計算的流程加以修改,以降低整體的運算量。前置處理的平坦化過程改以一種像素減量的方式完成,如此不但能減少需處理的像素量,並且使每一處理步驟都能以較短的時間完成,其後的工作也都因這項修改而降低處理次數。複雜的梯度化流程也經過修改而大幅降低運算量但不影響其結果。最後完成分水嶺計算後再將分水嶺線還原至原始像素,並在MATLAB 7.1做行為模擬,確定分割區塊達到預期。電路設計共分為六大模組,即垂直像素減量模組、水平像素減量模組、梯度模組、排序模組、分水嶺計算模組、以及分水嶺還原模組。各模組除分別以ModelSim模擬驗證,確認功能正常與運算結果正確後,並以Xilinx 7.1 ise合成、佈局及繞線。最後將六大模組整合,經由ModelSim驗證確認所產生的分水嶺線位置與預期相同,並將完整之電路合成至同一FPGA晶片上。此電路工作頻率可達79.890 MHz,總共耗用4173個4-input LUTs。此六大模組除可同時運作外,亦皆可獨立運作。
We propose in this thesis a series of changes to the well-known watershed image segmentation algorithm in order to make the algorithm more suitable for hardware implementation using simple digital circuits. The modification starts from replacing the traditional pre-processing step of smoothing with a pixel reduction process, which not only greatly reduces the amount of computation, but also simplifies all the steps that follow. After smoothing, the gradient thresholding process is also modified in the direction of simplifying the computation without loss of effectiveness. We complete the whole process with a technique to reconstruct watershed lines from the isolated points obtained from a pixel-reduced image. Our algorithm has been verified with simulations using MATLAB. After the correctness has been shown acceptable, we further design a digital circuit capable of performing image segmentation based on our algorithm including the pre-processing steps. The synthesizable RTL models are described in Verilog, simulated with ModelSim, and synthesized on a Xilinx platform. Simulation results show that the clock rate reaches 79.89 MHz, which is well above the necessary processing speed if the circuit is used as a special-purpose image co-processor for mobile devices mostly equipped with low-power CPUs lacking computing power for real-time image functions. The FPGA implementation of the circuit consumes 4173 LUTs not counting the memories.
摘要………………………………………………………………………I
Abstract………………………………………………………………….III
目錄………………………………………………………..……………IV
圖目錄……………………………………………………...…………VIII
第一章 緒論……………………………………………………………1
1.1 前言………………………………………………………….....1
1.2 影像分割用途與方法……………………………………….....1
第二章 分水嶺影像分割……………………………………………..…4
2.1 原理介紹…………………………………………………...…..4
2.2 平坦化………………………………………………………….5
2.3 梯度化……………………………………………………….…6
2.4 Vincent’s algorithm…………………………………………...…7
2.5 predictive watershed…………………………………………….9
第三章 本論文所使用的分水嶺分割…………………………………11
3.1 平坦化與像素減量………………………………………...…11
3.2 梯度化……………………………………………..………….14
3.3 分水嶺………………………………………………..……….15
3.4 MATLAB實驗……………………………………………...…20
第四章 電路實作與比較驗證…………………………...…………….25
4.1 整體架構…………………………………………..………….25
4.2 垂直像素減量模組…………………………………………...29
4.2.1 控置單元…………………………………………..…..29
4.2.2 位址計算單元…………………………………………31
4.2.3 像素處理單元…………………………………………32
4.2.4 垂直像素減量模組測試與模擬……………………....33
4.3 水平像素減量模組…………………………………………...35
4.3.1 控置單元………………………………………………35
4.3.2 位址計算單元………………………………………....37
4.3.3 像素處理單元…………………………………………38
4.3.4 水平像素減量模組測試與模擬………………………38
4.4 梯度模組……………………………………………..……….40
4.4.1 控置單元……………………………………...……….41
4.4.2 位址計算單元…………………………………………43
4.4.3 梯度單元……….………………………………...……44
4.4.4 邊界標記單元…………………………………............45
4.4.5 最大最小值單元…..…………………………..………46
4.4.6 梯度模組測試與模擬…………………………………46
4.5 排序模組…………………………………………...…………50
4.5.1 控置單元………………………………………………50
4.5.2 排序單元..…………………………………………..…51
4.5.3排序模組測試與模擬……………………...…………..53
4.6 分水嶺模組……………………………………………..…….55
4.6.1 控置單元…………………………………………...….55
4.6.2 位址計算單元……………………..…………………..57
4.6.3 邊界標記產生單元…..…………….………………….59
4.6.4 中心標記產生單元……………………………………60
4.6.5 八向電路產生單元……………………………………61
4.6.6 分水嶺電路測試與模擬………………………………62
4.7 分水嶺還原模組……………………………...………………78
4.7.1 控置單元………………………………………………78
4.7.2 位址計算單元…………………………………..……..79
4.7.3 還原計算單元..………………………………………..81
4.7.4 分水嶺還原模組測試與模擬…………………………81
4.8 實際合成與圖片測試……………………...…………………84
第五章結論與未來發展……………………………….……………….86
參者文獻………………………………………………….…………….91
[1] 楊家輝, “先進MPEG 4媒體技術與未來展望” 經濟部工業局, 工研院電通所, 2005.
[2] 載安琦, “以分水嶺分割法為基礎的彩色分割研究,” 淡江大學資訊系碩士學位論文, 2003.
[3] P. K. Sahoo, S. Soltani, A. K. C. Wong, and Y. C. Chan, “A Survey of Thresholding Techniques,” Computer Vision, Graphics, Image Processing, vol. 41, pp. 233-260, 1988.
[4] N. Otsu, “A Threshold Selection Method from Gray-Scale Histogram,” IEEE Transactions on System Man Cybernetics, vol. SMC-9, pp. 62-66, 1979.
[5] J. Kittler and J. Illingworth, “Minimum Error Thresholding,” Pattern Recognition, vol. 19, pp. 41-47, 1986.
[6] J. M. S. Prewitt and M. L. Mendelsohn, “The Analysis of Cell Images,” Annals New York Academy of Sciences, vol. 128, pp 1035-1053, New York, 1966.
[7] Shao-Yi Chien, Yu-Wen Huang, Shyh-Yih Ma, and Liang-Gee Chen, “Predictive Watershed for Image Sequences Segmentation,” in Proceedings of the IEEE International Conference on Acoustics, Speech, and Signal Processing (ICASSP '02), vol. 3, pp. 3196-3199, 2002.
[8] 黃明啟, “影像分割之分水嶺演算法改良及其場效可程式化邏輯陣列之實現,” 中正大學電機所碩士論文, 2000.
[9] 陳昌益, “以硬體加速之分水嶺影像分割演算法,” 國立台灣海洋大學電機系碩士論文, 2005.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 王志恆〈蘇東坡在惠州〉,《暢流》40卷11期,1970年1月,頁9—11。
2. 曹樹銘〈蘇東坡與道佛之關係(上)〉,《國立中央圖書館館刊》(新)3卷2期,1970年4月,頁7—21。
3. 曹樹銘〈蘇東坡與道佛之關係(下)〉,《國立中央圖書館館刊》(新)3卷3—4期,1970年10月,頁34—55。
4. 胥端甫〈東坡家庭與烏臺詩案(上)〉,《中華詩學》3卷6期,1970年11月,頁37—43。
5. 胥端甫〈東坡家庭與烏臺詩案(下)〉,《中華詩學》4卷1期,1970年12月,頁26—31。
6. 徐道鄰〈東坡常州和揚州題詩案〉,《東方雜誌》4卷11期,1971年5月,頁18—21。
7. 蘇雪林〈蘇詩之詞達氣暢筆端有舌——東坡論詩之四〉,《暢流》45卷10期,1972年7月,頁4—7。
8. 蘇雪林〈蘇詩之富於哲理——東坡論詩之五〉,《暢流》45卷11期,1972年7月,頁12—14。
9. 謙忍〈蘇軾與辛棄疾〉,《暢流》47卷5期,1973年4月,頁5—7。
10. 陳應龍〈蘇東坡宦途多險獄中賦詩〉,《藝文誌》120期,1975年9月,頁55—58。
11. 黃淑賢〈三蘇學養探源〉,《新埔學報》2期,1976年3月,頁15—83。
12. 戴麗珠〈蘇東坡與詩畫合一之研究〉,《國立臺灣師範大學國文研究所集刊》20期,1976年6月,頁929—1040。
13. 蔡英俊〈東坡謫居黃州後的心境〉,《鵝湖》2卷4期,1976年10月,頁50—52。
14. 戴麗珠〈論東坡詩畫理論及其影響〉,《中華文化復興月刊》10卷3期,1977年3月,頁59—63。
15. 陳香〈影響蘇東坡最大的四位女性〉,《明道文藝》53期,1980年8月,頁47—51。