資料載入處理中...
跳到主要內容
臺灣博碩士論文加值系統
:::
網站導覽
|
首頁
|
關於本站
|
聯絡我們
|
國圖首頁
|
常見問題
|
操作說明
English
|
FB 專頁
|
Mobile
免費會員
登入
|
註冊
切換版面粉紅色
切換版面綠色
切換版面橘色
切換版面淡藍色
切換版面黃色
切換版面藍色
功能切換導覽列
(18.97.14.86) 您好!臺灣時間:2025/02/12 20:52
字體大小:
字級大小SCRIPT,如您的瀏覽器不支援,IE6請利用鍵盤按住ALT鍵 + V → X → (G)最大(L)較大(M)中(S)較小(A)小,來選擇適合您的文字大小,如為IE7或Firefoxy瀏覽器則可利用鍵盤 Ctrl + (+)放大 (-)縮小來改變字型大小。
字體大小變更功能,需開啟瀏覽器的JAVASCRIPT功能
:::
詳目顯示
recordfocus
第 1 筆 / 共 1 筆
/1
頁
論文基本資料
摘要
外文摘要
目次
參考文獻
紙本論文
QR Code
本論文永久網址
:
複製永久網址
Twitter
研究生:
周耕緯
研究生(外文):
Keng-wei Chou
論文名稱:
可配置性USB功能核心IP設計與驗證
論文名稱(外文):
The Design and Verification of a Configurable USB Function Core IP
指導教授:
林銘波
指導教授(外文):
Ming-Bo Lin
學位類別:
碩士
校院名稱:
國立臺灣科技大學
系所名稱:
電子工程系
學門:
工程學門
學類:
電資工程學類
論文種類:
學術論文
論文出版年:
2006
畢業學年度:
94
語文別:
中文
論文頁數:
93
中文關鍵詞:
可配置性
、
通用序列匯流排
、
智財
外文關鍵詞:
Configurable
、
USB
、
IP
相關次數:
被引用:0
點閱:240
評分:
下載:0
書目收藏:0
在本論文中,我們設計了一個可配置性通用序列匯流排(Universal Serial Bus, USB)的功能核心智財(Intellectual Property, IP)。提供16組端點(endpoint)讓開發者設計USB周邊,其中端點0為控制傳輸(control transfer)端點,由內部使用。其餘端點1∼15可為中斷傳輸(interrupt transfer)、巨量傳輸(bulk transfer)或即時傳輸(isochronous transfer),由開發者自行規劃使用。
本設計核心在實體層(physical layer)部份需搭配一個USB傳送接收器(transceiver)作為差分訊號轉換,使用的是Philips PDIUSBP11AD晶片。透過USB纜線可直接與電腦溝通,核心部份提供了循環冗餘核對(Cyclic Redundancy Check ,CRC)檢測、USB資料傳送狀態及端點選擇狀態…等訊息提示,節省開發USB周邊硬體、韌體及驅動程式的時間。
USB功能核心智財分別在Xilinx的Spartan-3 XC3S1500-4FG676 FPGA以及TSMC 0.35 μm元件庫(Cell Library)上完成實現與驗證。在FPGA設計部份,工作頻率為48 MHz,消耗了2875個LUT。在元件庫方面核心面積為1662.5 μm × 1831.2 μm,等效閘數(gate count) 為19216閘,在SS (Slow NMOS Slow PMOS model)模式下,平均消耗功率為44.92 mW。
In this thesis, we designed a configurable IP (Intellectual Property) of USB (Universal Serial Bus). The IP provides sixteen endpoints, numbered from 0 to 15, for designers to design their own customized USB devices. The endpoint 0 is reserved for the control transfer required by the IP itself. The rest of endpoints, i.e., endpoints 1 to 15, can be used for controlling interrupt transfer, bulk transfer, or isochronous transfer, and can be planned to use by the designers.
The designed core IP also includes the physical layer except the transceiver, which is implemented by using Philips PDIUSBP11AD chip. The entire design can then be communicated with PC (personal computer) through a USB cable and displays the message of CRC (Cyclic Redundancy Check) detected, status of USB data transfers, and endpoint selected. Hence, a lot of time may be saved when developing a USB device hardware, firmware, and driver.
The USB core IP has been implemented and verified with Xilinx Spartan-3 XC3S1500-4FG676 FPGA and TSMC 0.35 μm cell library. In the FPGA part, it operates at working frequency of 48 MHz and occupies 2875 LUTs. In the cell-based part, the core occupies 1662.5 μm × 1831.2 μm silicon areas, which is approximately equivalent to 19216 gates. The USB function core consumes about 44.92 mW in the SS (Slow NMOS Slow PMOS model) mode.
第1章 緒論 1
1.1 研究動機 1
1.2 章節編排 1
第2章 USB介紹 3
2.1 USB的發展 3
2.2 USB與其他介面比較 4
2.3 USB的特性 5
2.3.1 熱插入(Hot Plugging) 5
2.3.2 單一的連接形式 5
2.3.3 纜線供電 6
2.3.4 錯誤偵測與復原 6
2.4 USB的架構 6
2.4.1 拓樸(Topology) 8
第3章 USB訊號與傳輸 10
3.1 USB電氣訊號 10
3.2 NRZI (Non-Return to Zero, Inverted)編碼與解碼 15
3.3 位元填塞(Bit Stuffing) 17
3.4 USB的封包欄位(Field) 19
3.4.1 同步(Synchronization, SYNC)欄位 22
3.4.2 封包辨識碼(Packet Identifier, PID)欄位 22
3.4.3 位址(Address)欄位 23
3.4.4 端點(Endpoint)欄位 23
3.4.5 訊框號(Frame Number)欄位 24
3.4.6 資料欄位 24
3.4.7 CRC檢測欄位 24
3.5 封包格式 25
3.5.1 標記封包(Token Packet) 25
3.5.2 分割(SPLIT)交易特殊標記封包 26
3.5.3 訊框起始(Start of Frame, SOF)封包 28
3.5.4 資料封包(Data Packet) 29
3.5.5 交握封包(Handshake Packet) 29
3.5.6 交握的回應 31
3.6 交易(Transaction) 32
3.6.1 設立式交易SETUP 32
3.6.2 輸入式交易IN 33
3.6.3 輸出式交易OUT 34
3.7 傳輸(Transfer) 34
3.7.1 控制傳輸(Control Transfer) 35
3.7.2 中斷傳輸(Interrupt Transfer) 35
3.7.3 巨量傳輸(Bulk Transfer) 36
3.7.4 即時傳輸(Isochronous Transfer) 37
3.8 資料交替(Data Toggle)機制 38
3.8.1 成功的資料傳輸 39
3.8.2 資料失效或不能被接受 39
3.8.3 失效的交握訊號 40
第4章 USB裝置架構 41
4.1 裝置諮求函數 41
4.2 裝置描述元(Device Descriptor) 45
4.3 字串描述元(String Descriptor) 46
4.4 組態描述元(Configuration Descriptor) 47
4.5 介面描述元(Interface Descriptor) 48
4.6 端點描述元(Endpoint Descriptor) 49
第5章 USB功能核心智財的硬體架構 50
5.1 Physical Layer 52
5.2 Protocol Layer 57
5.2.1 Packet Assembler 59
5.2.2 Packet Disassembler 61
5.2.3 Protocol Engine和IDMA 66
5.3 Control Endpoint和Function Interface 69
5.4 FIFOs 73
第6章 FPGA的驗證與結果分析 76
6.1 FPGA驗證流程 76
6.2 FPGA雛型設計與驗證結果 78
6.2.1 Function Simulation 78
6.2.2 Pre-Layout Simulation 79
6.2.3 Timing Simulation 80
6.2.4 FPGA實測 81
第7章 元件庫的實現與效能評估 87
7.1 元件庫設計的實現與驗證流程 87
7.2 元件庫設計與驗證結果 88
7.2.1 RTL-Level Simulation 88
7.2.2 Gate-Level Simulation 88
7.2.3 DFT與ATPG 88
7.2.4 晶片佈局結果 90
第8章 結論 92
參考文獻 93
[1] http://www.usb.org/developers
[2] On-The-Go Supplenment to the USB 2.0 Specification, Revision 1.0a, usb.org, 2003.
[3] Universal Serial Bus Specification, Revision 2.0, usb.org, 2000.
[4] Universal Serial Bus Specification, Revision 1.1, usb.org, 1998.
[5] Don Anderson, Universal Serial Bus System Architecture, Addison Wesley, 1998.
[6] Samir Palnitkar, Verilog HDL:A Guide to Digital Design and Synthesis, Prentice Hall, 1999.
[7] DATA SHEET of PDIUSBP11A Universal Serial Bus Transceiver, Philips Semiconductors, 2001.
[8] http://www.perisoft.net/bushound/index.htm
[9] USB Device Viewer, Copyright 1996-1998 Microsoft Corporation. http://www.beyondlogic.org/usb/usbdevdrvs.htm
[10] 林錫寬,快速上手USB單晶片,全華科技圖書股份有限公司,民93。
[11] 郭士秋,USB 2.0 理論與規範,儒林圖書有限公司,民94。
國圖紙本論文
推文
當script無法執行時可按︰
推文
網路書籤
當script無法執行時可按︰
網路書籤
推薦
當script無法執行時可按︰
推薦
評分
當script無法執行時可按︰
評分
引用網址
當script無法執行時可按︰
引用網址
轉寄
當script無法執行時可按︰
轉寄
top
相關論文
相關期刊
熱門點閱論文
1.
網路連結異質麥卡倫多機器人之模糊滑模協同編隊控制
無相關期刊
1.
具CAN界面之通用型微控制器IP設計與驗證
2.
撓性車輛主動式懸吊系統之動態建模與強健性控制器設計
3.
以不同氮源先驅物氣相磊晶氮化鋁薄膜之研究
4.
以二乙基一氯鎵為鎵源先驅物的氮化鎵原子層磊晶之研究
5.
合成含蒽之聚醯亞胺與聚醯胺及其性質研究
6.
格網技術在山區道路邊坡雨量觀測之研究-以GPRS無線傳輸方法為例
7.
微觀多層薄膜之傳導熱傳特性研究
8.
複合材料積層板之隨機振動分析
9.
沃斯回火球墨鑄鐵切削性之研究
10.
具拉筋連接葉片之軸-圓盤-葉片耦合振動特性分析
11.
3-DFEM:下顎後牙區植體膺復之應力分析
12.
針軋非織物製程參數最佳化之研究
13.
台灣股市機構投資人從眾行為之研究
14.
以分子力學模擬接觸式原子力顯微鏡梯形樑之定力模式之曲面研究
15.
以溶膠凝膠包覆法共固定化融合VHb之D型胺基酸氧化酶及過氧化氫酶之研究
簡易查詢
|
進階查詢
|
熱門排行
|
我的研究室