臺灣博碩士論文加值系統

由於多媒體影音視訊產品的發展、網路通訊的普及，由ISO/IECMPEG 和 ITU-T VCEG 組成JVT ，其訂定出來的H.264/AVC 標準不但具有視訊標準所著重的壓縮效能部分，藉由H.264/AVC 的內建NAL 網路協定適應層，可依據所提供網路的狀態有較好的編解碼彈性與糾錯能力，使得H.264/AVC 成為符合各種多媒體串流(Multimedia streaming)、高畫質電視 (HDTV)等相關應用的最佳視訊壓縮標準。可攜式產品將為多媒體類產品未來發展的趨勢，因此本論文中除了介紹H.264/AVC 標準各個模組的運作理論外，也說明如何依據各個模組的演算法來設計Central controller，產生各個模組的所需要的訊號，並利用所設計Central controller之架構模擬結果與標準軟體所運算之結果做比較，並利用整合電路在Verilog 上的模擬結果證實整體的電路流程無誤；最後，分析所設計電路之運算面積與消耗?amp;#63841;並與傳統設計之硬體做比較並探討其相異之處，希冀論文所提之硬體架構在符合即時的系統需求下能提供低面積與低?amp;#63841;的編解碼器

Hardware Design of the Central Controller in the H.264/AVC Video Decoder

第一章 序論
第二章 簡述H.264/AVC Codec
第三章 Central Controller 的理論介紹
第四章 中央控制器的硬體架構
第五章 結論

[1]R. Schäfer, T. Wiegand and H. Schwarz, “ The emerging H.264/AVC standard,” EBU Technical Review, Jan. 2003.

[2] T. Wiegand, G. J. Sullivan, G. Bjontegaard and A. Luthra, “ Overview of the H.264/AVC Video Coding Standard,” IEEE Trans. on Circuits and System for Video Technology, vol. 13, no. 7, pp. 560-576, July 2003.

[3]Tomas Wiegand, “ Text of final committee draft of joint video specification (ITU-TRec. H.264 | ISO/IEC 14496-10 AVC),” ISO/IEC JTC1, July 2002.

[4]Hae-Yong Kang, Kyung-Ah Jeong, Jung-Yang Bae, Young-Su Lee and Seung-HoLee, “ MPEG4 AVC/H.264 decoder with scalable bus architecture and dual memory controller,” Proc. of IEEE ISCAS, vol. 2, pp. 23-26, May 2004.

[5]Yung-Chi Chang, Wei-Min Chao and Liang-Gee Chen, “ Platform-based MPEG-4 video encoder SOC design,” Proc. of IEEE Workshop on Signal Processing Systems, pp. 251-256, Oct. 2004.

[6]Tu-Chih Wang, Yu-Wen Huang, Hung-Chi Fang and Liang-Gee Chen, “ Performance analysis of hardware oriented algorithm modification in H.264,” Proc. of IEEE ICME, vol. 3, pp. 6-9, July 2003.

[7]Joint Video Team, “ Draft ITU-T recommendation and final draft international standard of joint video specification,” ITU-T Rec. H.264 and ISO/IEC 14496-10AVC, May 2003.

[8]Hae-Yong Kang, Kyung-Ah Jeong, Jung-Yang Bae, Young-Su Lee and Seung-Ho Lee, “ MPEG4 AVC/H.264 decoder with scalable bus architecture and dual memory controller,” Proc. of IEEE ISCAS, vol. 2, pp. 23-26, May 2004.