跳到主要內容

臺灣博碩士論文加值系統

(34.204.180.223) 您好!臺灣時間:2021/08/01 15:45
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:郭承恩
研究生(外文):Cheng-En Kuo
論文名稱:決定性GALS架構之FPGA實現
論文名稱(外文):FPGA Implementation of a Deterministic GALS Architecture
指導教授:陳仁德陳仁德引用關係
指導教授(外文):Ren-Der Chen
學位類別:碩士
校院名稱:長庚大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2007
畢業學年度:95
語文別:中文
論文頁數:47
中文關鍵詞:決定性
外文關鍵詞:GALSsynchro-tokenFPGA
相關次數:
  • 被引用被引用:0
  • 點閱點閱:100
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
在現在的SOC產品的設計理念,逐漸的由全域同步電路設計的方法轉變成為全域非同步局部同步(GALS)的設計理念。因此在GALS的模組中,其核心電路是一個可替換的同步電路,而資料溝通的方式是採用非同步的傳輸架構。因此對於同步電路而言,非同步的資料輸入是不可預料的,本篇論文實現一個新的決定性GALS架構,稱為“synchro-token”。在非同步電路架構設計時,起初是採用同步器(synchronizer)的電路來對信號的修正,輸入是一個不可預料的信號,因此採用同步器去決定輸入信號,但有可能會有暫穩態(meta-stability)的問題產生,因此便有採用暫停同步電路時脈,四相握手協定的架構出現,但對於輸入信號仍是不可預測的,所以本篇論文採取另一種做法就是將資料限制在允許的時脈與週期中才去抓取。因此在非同步的GALS電路中加入同步的概念,使得資料傳輸的模式由被要求的方式改變為被允許的方式。換句話說,便是資料只有在同步電路允許資料路徑開放時,才能傳輸與接收。所以當同部電路要接收或傳輸資料時,對於資料的信號的時間點是可以被決定的,而非不可預測的信號,稱此GALS模組的資料是決定性(deterministic)的。
  最後實現新的GALS模組在FPAG上,使得電路因包覆了非同步模組呈現出在應用上的大幅上升,而且也不需因內部電路的不同而將整個系統重新設計,達成數位矽智產(SIP)的概念。
第一章 緒論.........................................................1
第二章 傳統的全域非同步-局部同步電路...................................6
2.1 非決定性的GALS...................................................7
2.2 資料不穩定對於測試與驗證..........................................8
第三章 決定性的GALS設計..............................................12
3.1 需於時脈中完成的握手機制......................................14
3.2 利用FIFO緩衝器承擔時脈上的誤差.............................15
3.3 握手協定與時脈差異的最小化...................................16
第四章 新GALS架構..................................................17
4.1包覆電路設計...............................................18
4.2控制電路...............................................19
4.2.1 循環計數器(Recycle counter).............................21
4.2.2 保持計數器(Hold counter)............................21
4.3 循環值(recycle time)與保持值(Hold time)..................22
. 4.4 控制電路的運作.............................................25
4.5 資料埠之要求.................................................27
第五章 實驗結果…....................................................28
5.1 設計流程圖...................................................29
5.2 控制電路的模擬與合成..........................................30
5.2.1循環計數器時序分析行為模擬..................................30
5.2.2保持計數器時序分析行為模擬..................................31
5.2.3 token hold時序分析行為模擬…..............................33
5.3 單一控制電路時序分析行為模擬.......................................32
5.4 資料埠的時序分析行為模擬….....................................26
5.5 一對控制電路時序分析行為模擬...................................37
5.6 一對控制電路與資料埠時序分析模擬..............................38
5.7 新GALS模組之FPGA實現.........................................40
第六章 結論......................................................44
參考文獻..........................................................45
[1]D. M. Chapiro, "Globally-asynchronous locally-synchronous systems," Ph.D. dissertation, Stanford University, Stanford, CA, 1984.
[2]T. Chelcea and S. M. Nowick, "Robust Interfaces for Mixed-Timing Systems with Application to Latency-Insensitive Protocols," in Proc. Design Automation Conference(DAC), 2001, pp. 21-26.
[3]M. Heath and I. Harris, "A deterministic globally asynchronous locally synchronous microprocessor architecture," in Proc. 4th Int. Workshop on Microprocessor Test and Verification (MTV), 2003, pp. 119-124.
[4]M. W. Heath, W. P. Burleson, and I. G. Harris, "Synchro-tokens: eliminating nondeterminism to enable chip-level test of globally-asynchronous locally-synchronous SoC's," in Proc. Design, Automation and Test in Europe Conference and Exhibition (DATE'04), 2004, pp. 410-415.
[5]M. W. Heath, W. P. Burleson, and I. G. Harris, "Synchro-tokens: a deterministic GALS methodology for chip-level debug and test," IEEE Trans. Computers, vol. 54, no. 12, pp. 1532-1546, Dec. 2005.
[6]http://www.altera.com/
[7]J. Kessels, A. Peeters, P. Wielage, and S.-J. Kim, "Clock synchronization through handshake signalling," in Proc. 8th Int. Symp. Asynchronous Circuits and Systems, 2002, pp. 59-68.
[8]S. Kim and R. Sridhar, "Hierarchical Synchronization Scheme Using Self-Times Mesochronous Interconnections " in Proc. 3th Int. Symp. Asynchronous Circuits and Systems 1997, pp. 1824-1827.
[9]W. Lim, "Design Methodology for Stoppable Clock Systems," IEE Proceedings, vol. 133, no. 1, pp. 65-69, January 1986.
[10]J. Muttersbach, T. Villiger, and W. Fichtner, "Practical design of globally-asynchronous locally-synchronous systems," in Proc. 6th Int. Symp. Advanced Research in Asynchronous Circuits and Systems, 2000, pp. 52-59.
[11]M. Pechoucek "Anomalous Response Times of Input Synchronizers," IEEE Trans. Computers, vol. C-25, no. 2, pp. 133-139, Feb. 1976.
[12]F. Rosenberger, C. Molnar, T. Chaney, and F. T.-P., "Q-Modules: Internally-Clocked Delay Insensitive Modules " IEEE Trans. Computers, vol. 37, no. 9, pp. 1005-1018, Sept. 1988.
[13]W. S. VanScheik and R. F. Tinder, "High Speed Externally Asynchronious / Internally Clocked Systems," IEEE Trans. Computers, vol. 46, no. 7, pp. 824-829, 1997.
[14]K. Y. Yun and A. E. Dooply, "Pausible clocking-based heterogeneous systems," IEEE Trans. Very Large Scale Integration (VLSI) Systems, vol. 7, no. 4, pp. 482-488, Dec. 1999.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top