臺灣博碩士論文加值系統

本實驗中，我們利用了電漿輔助化學氣相沉積法(PECVD, Plasma-Enhanced Chemical Vapor Deposition)，並在SiH4/H2流量比為0.5%、電漿功率(RF Power)為1500W、反應室壓力(Pressure) 650Pa以及Carrier gas(Ar)為3000sccm等的成膜條件下，可沉積出μc-Si:H之膜質。我們將μc-Si:H薄膜表面型態，經由掃描式電子顯微鏡(SEM, Scanning Electron Microscope)以及原子力顯微鏡(AFM, Atomic Force Microscope)觀察，其晶粒尺寸約為20-30nm，經高解析度穿透式電子顯微鏡(HRTEM, High Resolution Transmission Electron Microscope)觀察其斷面晶格結構，可發現為倒錐狀之結構，再進一步以拉曼光譜儀(Ram Spectra)進行鍵結強度，在鍵結強度部份我們可以得之，其鍵結強度和p-Si(複晶矽, Poly silicon)接近，約在571cm-1左右。

當進行TFT元件特性量測時，其Ion(Id開電流)、Ioff(Id關電流)、Vth (門檻電壓)及μ(電子遷移率)都比a-Si:H TFT來得差，在閘極偏壓耐久性測試、光漏流及變溫度測試下，顯示出與a-Si:H TFT偏移趨勢相同，主要的原因為測試Sample TFT元件結構採用Bottom Gate，由於μc-Si:H材料底部為懸鍵(Dangling Bond)最多的a-Si區，因此元件通道若是在μc-Si:H的底部，則其電性特性一定會比一般的a-Si:H來得差。因此若要得到最佳的元件特性，TFT結構需採Top Gate之結構，讓通道產生在μc-Si:H材料的頂層。

The hydrogenated microcrystalline silicon (μc-Si:H) TFTs are prepared by plasma-enhanced chemical vapor deposition(PECVD) with the controlling factors of these experiments including 0.5% SiH4/H2 gas flow rate, 1,500W RF power, 650Pa pressure, and 3000sccm Ar carrier gas, respectively. The surface morphology of μc-Si:H thin film after secco etching is observed by SEM(Scanning Electron Microscope) and AFM(Atomic Force Microscope), and grain size is about 20-30nm. The high resolution transmission electron microscopy (HRTEM) image of the cross section of μc-Si:H TFTs deposited on glass substrate. It is shown the clearly difference of the inverted taper structure between the microcrystalline silicon and buffer layer interfaces. Raman spectra is shown that under different deposition environment, there is less for the μc-Si:H layer deposited by PECVD than poly-Si although the intensity ratio of the peak(~517cm-1) shows clear variation.
The behavior of the threshold voltage and field-effect mobility of μc-Si:H TFTs under the bias gate stress, light illuminated and thermal stress experiments indicates unobvious difference to the a-Si:H TFTs. The crystallized distribution proved that the transistor channel was the amorphous state including most dangling bonds. To adopt the top-gate structure μc-Si:H TFTs to test, we will get better transistor properties.

目錄
中文摘要 I
Abstract II
誌謝 III
目錄 IV
圖目錄 VII
表目錄 IX
第一章 研究背景 1
第二章 Si的種類介紹 3
2-1 Si的種類 3
2-2 a-Si薄膜介紹 4
第三章 薄膜電晶體液晶顯示器的介紹 6
3-1 薄膜電晶體液晶顯示器(TFT LCD)的結構 6
3-2 a-Si:H TFT元件工作原理 7
3-3 TFT Array製程介紹 11
3-4 a-Si:H TFT元件製程與結構 13
第四章 電漿增強化學氣相沉積成膜原理 17
4-1 薄膜成長 17
4-2 電漿原理 18
4-2-1電漿的成份 18
4-2-2電漿的產生 18
4-2-3電漿中的碰撞 19
4-3 化學氣相沉積(CVD) 22
4-3-1 CVD化學製程 22
4-3-2 CVD化學反應 22
4-3-3 CVD化學反應步驟 23
4-4 電漿增強CVD(PECVD, Plasma-Enhanced CVD) 24
4-5 選擇非晶矽製成非晶矽電晶體的原因 26
4-6 以PECVD成長a-Si:H 28
4-7 以PECVD成長微晶矽(μc-Si:H) 31
4-7-1 μc-Si:H的成膜原理 31
4-7-2 μc-Si:H晶格結構 35
第五章 實驗步驟與結果 36
5-1 實驗一 36
5-1-1 實驗目的 36
5-1-2 實驗步驟 36
5-1-2-1製程條件 36
5-1-2-2測試Sample製作 37
5-1-2-3電性量測 38
5-1-2-4量測結果 38
5-1-3 實驗結果分析 43
5-2 實驗二 44
5-2-1 實驗目的 44
5-2-2 實驗步驟 44
5-2-2-1製程條件 44
5-2-2-2測試Sample製作 45
5-2-3 實驗結果分析 45
5-3 實驗三 47
5-3-1 實驗目的 47
5-3-2 實驗步驟 47
5-3-2-1製程條件 47
5-3-2-2測試Sample製作 48
5-3-2-3電性量測 49
5-3-2-4量測結果 49
5-3-3 實驗結果分析 59
第六章 結論 60
參考文獻 61

圖目錄
圖2-1：Si的種類及特性區線圖 4
圖3-1：TFT-LCDs的結構 6
圖3-2：TFT元件結構 8
圖3-3：TFT之Id -Vg Curve 9
圖3-4：TFT之Id –Vd Curve 9
圖3-5：TFT之Array製程流程圖 12
圖3-6：Pixel之GE結構 (a)為上視圖 (b)側視圖 14
圖3-7：Pixel之SE結構 (a)為上視圖 (b)側視圖 14
圖3-8：Pixel之SD結構 (a)為上視圖 (b)側視圖 15
圖3-9：Pixel之CH結構 (a)為上視圖 (b)側視圖 15
圖3-10：Pixel之PE結構 (a)為上視圖 (b)側視圖 16
圖4-1：成膜階段圖 17
圖4-2：電容耦合型電漿源示意圖 18
圖4-3：電子撞擊前後示意圖 20
圖4-4：激發碰撞前後示意圖 20
圖4-5：鬆弛過程示意圖 21
圖4-6：分解碰撞過程示意圖 21
圖4-7：CVD傳輸及反應步驟圖 23
圖4-8：PECVD傳輸及反應步驟圖 25
圖4-9：各類Si之結構與能帶圖 27
圖4-10：a-Si之缺陷密度及電子分佈能帶圖 27
圖4-11：a-Si:H (a)、μc-Si:H (b)之解構示意圖 31
圖4-12：μc-Si:H成膜過程中之表面擴散模式過程示意圖 32
圖4-13：μc-Si:H成膜過程中之蝕刻模式過程示意圖 33
圖4-14：μc-Si:H成膜過程中之化學退火模式過程示意圖 34
圖4-15：各種SiH4/H2流量比與功率密度下，成長a-Si:H和μc-Si:H
分界圖 34
圖4-16：μc-Si:H晶粒之解構示意圖 35
圖5-1：TFT元件解構示意圖 37
圖5-2：TFT測試Sample實體圖 38
圖5-3：Vd=20v條件1與條件5之Id-Vg Curve比較圖 39
圖5-4：Vd=1v條件1與條件5之Id-Vg Curve比較圖 39
圖5-5：Vd=20v條件2與條件5之Id-Vg Curve比較圖 40
圖5-6：Vd=1v條件2與條件5之Id-Vg Curve比較圖 40
圖5-7：Vd=20v條件3與條件5之Id-Vg Curve比較圖 41
圖5-8：Vd=1v條件3與條件5之Id-Vg Curve比較圖 41
圖5-9：Vd=20v條件4與條件5之Id-Vg Curve比較圖 42
圖5-10：Vd=1v條件4與條件5之Id-Vg Curve比較圖 42
圖5-11(a)：條件1、2經SEM及AFM表面情形 45
圖5-11(b)：條件3經SEM及AFM之表面情形 46
圖5-12：條件1、2與p-Si之鍵結強圖比較圖 46
圖5-13：條件1、2與之HRTEM斷面結構圖 47
圖5-14：TFT元件解構示意圖 48
圖5-15：實驗三TFT測試Sample實體圖 48
圖5-16：μc-Si:H與a-Si:H之Id-Vg Curve比較圖 50
圖5-17：Vd=0.1v照光，μc-Si:H與a-Si:H之Id-Vg比較圖 51
圖5-18：Vd=10v照光，μc-Si:H與a-Si:H之Id-Vg比較圖 51
圖5-19：Vd=0.1v變溫40℃，μc-Si:H與a-Si:H之Id-Vg比較圖 52
圖5-20：Vd=10v變溫40℃，μc-Si:H與a-Si:H之Id-Vg比較圖 52
圖5-21：Vd=0.1v變溫50℃，μc-Si:H與a-Si:H之Id-Vg比較圖 53
圖5-22：Vd=10v變溫50℃，μc-Si:H與a-Si:H之Id-Vg比較圖 53
圖5-23：Vd=0.1v變溫65℃，μc-Si:H與a-Si:H之Id-Vg比較圖 54
圖5-24：Vd=10v變溫65℃，μc-Si:H與a-Si:H之Id-Vg比較圖 54
圖5-25：a-Si:H偏壓40v (Vd=0.1)，0~1000s之Id-Vg比較圖 55
圖5-26：a-Si:H偏壓40v (Vd=10)，0~1000s之Id-Vg比較圖 55
圖5-27：a-Si:H偏壓60v (Vd=0.1)，0~1000s之Id-Vg比較圖 56
圖5-28：a-Si:H偏壓60v (Vd=10)，0~1000s之Id-Vg比較圖 56
圖5-29：μc-Si:H偏壓40v (Vd=0.1)，0~1000s之Id-Vg比較圖 57
圖5-30：μc-Si:H偏壓40v (Vd=10)，0~1000s之Id-Vg比較圖 57
圖5-31：μc-Si:H偏壓60v (Vd=0.1)，0~1000s之Id-Vg比較圖 58
圖5-32：μc-Si:H偏壓60v (Vd=10)，0~1000s之Id-Vg比較圖 58

表目錄
表2-1：各類Si的電性特性 3
表4-1：矽甲烷(SiH4)電漿分解反應 29
表5-1：實驗一PECVD成膜參數 36
表5-2：實驗一TFT各層材質、膜厚條件 37
表5-3：實驗一 各條件之電性特性表 43
表5-4：實驗二 PECVD成膜參數 45
表5-5：實驗三 PECVD成膜參數 47
表5-6：實驗三 TFT各層材質、膜厚條件 48
表5-7：實驗三 a-Si:H與μc-Si:H之電性特性比較表 59

[1] T. Yamazaki, H, Kawakami, and H, Hori, “Color TFT Liquid Crystal Displays”,SEMI Publications, 1996.
[2] R.C.Chittick, J.H.Alexander, and H.F. Sterling, J. Electrochemical Soc., 116, PP.77(1969).
[3] P.G.LeComber, and W.E.Spear, Phys. Rev. Lett., 25, PP.509(1970).
[4]W.E.Spear, R.J.Loveland, and A.Al-Sharbaty, J. Non-Cryst. Solids, 15, PP.410(1974).
[5]W.E. Spear and P.G. LeComber, Solid Commun., 17, PP.1193(1975).
[6]D.E.Carlson and C.R. Wronski, Appl. Phys. Lett., 28, PP.761(1976).
[7]P.G.Le Comber, W.E. Spear, and A.Ghaith, Electronis Lett., 15, PP.179(1979).
[8]R.A. Street, “Hydrogenated amorphous silicon”, Cambridge University Press 1991.
[9]F.Finger, U. Kroll, V. Viret, A. Shah, W. Beyer, X. M. Tang, J. Weber, A. Howling, and Ch. Hollenstein, J, Appl. Phys. 71, PP.665(1992).
[10]B.Drevillon, I.Solomon and M. Fang, Mat. Res. Soc. Symp. Proc. Vol. 283, PP. 455(1993).
[11]SEMATECH, “Deposition Processes,” in Furnace Processes and Related Topics (Austin, TX: SEMATECH, 1994), p.6.
[12]Brian Chapman, Glow Discharge Process, John Wiley &Sons, Inc., New York, 1980.
[13]Francis F. Chen,Introduction To Plassma Physics and Controlled Fusion,Volume 1:Plasma Physics, 2d ed., Plenum Press, New Youk, 1984.
[14]Michael A.Lieberman and Allan J. Lichtenberg, Principles of Plasma Discharges and Materials Processing, John Wiley & Sons,Inc., New York, 1994.
[15]M. Luysberg, P. Hapke, R. Carius and F. Finger, “Structure and Growth of Hydrogenated Microcrystalline Silicon: Investigation by Transmission Electron Frequencies,”Phil. Mag. A, 75,31(1997).
[16] S. Koynov, S. Grebner, P. Radojkovic, E. Hartmann, R. Schwarz, L. Vasilev, R. Krankenhagen, I. Soeber, W. Henrion and M. Schmidt, “Initial Stages of Microcrystalline Silicon Film Growth, ”J. Non-Cryst. Solids, 198-200, 1012(1996).
[17] S. C. Saha, J.K. Rath, S. T. Kshirsagar and S. Ray, “The Thickness Dependences of the Electronic and Structural Properties of n-type Microcrystalline Silicon Films Deposited under Various Powers, ”J.Phys. D: Appl. Phys., 30,2686(1997).
[18]Thin Film Transistors Materials And Processs Volume 1: Amorphous Silicon Thin Film Transistors.
[19]半導體製程技術導論(Introduction to Semiconductior Manufacturing Technology).
[20]半導體製造技術(Semiconductor Manufacturing Technology).
[21]液晶顯示器技術手冊
[22]K. Susuzi, in: J. Kanicki (Ed.), Amorphous and Microcrystalline Semiconductor Devices: Optoelectronic Devices, Artech House, Boston, (1991).
[23]M. J. Powell, IEEE Trans. Electron. Dev., 36, 2753 (1989).
[24]R. B. Wehrspohn, S. C. Deane, I. D. French, and M. J. Powell, Thin Solid Film, 383, 117-121 (2001).
[25]S. Hamma, P. Roca I Cabarrocas, Journal of Non-Crystalline Solids, 227-230, 852-856 (1998).
[26]Guo Lihui and Lin Rongming, Thin Solid Films, 376, 249-254 (2000).
[27]R. Martins, A. Macarico, I. Ferreira, R. Nunes, A. Bicho, and E. Fortunato, Thin Solid Films, 47-52 (1997).
[28]A. Fontcuberta I Morral, J. Bertomeu, P. Roca I Cabarrocas, Materials Science and Engineering, B69-70, 559-563 (2000).
[29] A. Orpella, et al., Thin Solid Films, 395, 335-338 (2001)
[30]A. Matsuda, J. Non-Cryst. Solids, 59&60, 767 (1983).
[31] C.C. Tsai, G.B. Anderson, R. Thmopson, B. Wacker, J. Non-Cryst. Solids114(1989)151.
[32] K. Nakamura, K. Yoshida, S. Takeoka, I. Shimizu, Jpn. J. Appl. Phys. 34(1995) 442.
[33] A. Matsuda, Thin Solid Filmes 337(1999)1-6.
[34] T. A. Fjeldly, et al., Introduction to Device Modeling and Circuit Simulation, (1998), John Wiley & Sons.
[35] M. D. Jacunski, et al., IEEE Trans. Electron Devices, Vol.46, No.6,(1999), pp.1146.
[36] P. K. Weimer, et al., Proc. IRE, Vol.150, No.6, (1962), pp.1462.
[37] S. Ahmed et al., IEEE Trans. Electron Devices, Vol.33, No.7,(1986), pp.973.
[38] J. –P. Colinge, Silicon-on-insulator Technology: Materials to VLSI, 2nd ed.m (1997), Kluwer Academic Publishers.
[39] M. S. Shur et al., Electrochemical Soc. Proc., (1996), pp.242.
[40] LTPS低溫複晶矽顯示器技術(LTPS Display Technology).