臺灣博碩士論文加值系統

摘要

近年來積體電路製程技術進步，使得晶片內的工作速度增加，但是相較之下，晶片間的工作速度卻受限於封裝技術而增加有限，因此有一些取代傳統金屬連線的非直接接觸的連接方式被提出來，包含有光學式、無線射頻式和交流耦合式。而其中交流耦合式分為電感式耦合和電容式耦合，適合與標準CMOS製程整合。
本論文首先分析電容耦合傳輸通道的等效電路模型，並且分別以metal4和I/O pad 來做為耦合的電極板，以探討兩者所產生的耦合電容值(CC)和寄生電容值(CP)對傳輸效率的影響，實作晶片時則以晶片上內部耦合電容進行驗證，由實驗可得知當CC/CP比為1/8以上時，電容耦合資料傳輸可以正常工作。
吾人設計一電容耦合收發器晶片以進行實驗。在傳輸端利用鎖相迴路提供多相位時脈輸出給亂數產生器和4對1多工器，並將一組並列資料轉換為串列輸出，再經傳輸器使輸出的資料振幅放大，最後將資料傳輸至耦合的電極板上。耦合電容則透過晶片上耦合電容陣列的選取決定其耦合電容值，接收端以接收器接收耦合電極板上的耦合訊號，並將其回復為資料，所設計的電路採用國家晶片系統設計中心(CIC)提供的TSMC 3.3V 0.35μm 2P4M CMOS 製程實現，量測結果顯示傳輸端與接收器的工作速度可達到1Gbps。

目 錄

致謝
中文摘要 .................................................... Ⅰ
英文摘要 .................................................... Ⅱ
目錄 ........................................................ III
圖目錄 ...................................................... V
表目錄 ...................................................... VIII

第一章 緒論 ................................................ 1
1.1 研究動機 .......................................... 1
1.2 研究背景 .......................................... 2
1.3 論文架構 .......................................... 4

第二章 非直接接觸的資料傳輸方式 ............................ 5
2.1 非直接接觸的資料傳輸方式 ........................... 5
2.1.1 光學式 .................................... 5
2.1.2 無線射頻式 ................................ 7
2.1.3 交流耦合式 ................................ 9
2.1.3.1 電感式耦合 ...................... 9
2.1.3.2 電容式耦合 ...................... 10
2.2 晶片對晶片之電容耦合系統簡介 ....................... 12
2.3 電容耦合傳輸的等效電路分析 ........................ 15

第三章 1Gbps 電容耦合通訊電路設計與實現 .................... 23
3.1 電容耦合通訊傳輸器電路設計 ......................... 24
3.1.1 傳輸器電路 ................................ 24
3.1.2 鎖相迴路電路 .............................. 24
3.1.2.1 相位頻率檢測器 .................. 25
3.1.2.2 電荷幫浦 ........................ 26
3.1.2.3 二階低通濾波器 .................. 27
3.1.2.4 電壓控制振盪器 .................. 27
3.1.2.5 除頻器 .......................... 28
3.1.3 雙端轉單端電路 ............................ 29
3.1.4 亂數產生器電路 ............................ 29
3.1.5 多工器電路 ................................ 30
3.2 電容耦合通訊接收器電路設計 ......................... 31
3.3 內部耦合電容選取電路設計 .......................... 34
3.4 模擬結果 .......................................... 36
3.4.1 鎖相迴路電路模擬結果 ...................... 36
3.4.2 雙端轉單端電路模擬結果 .................... 40
3.4.3 亂數產生器電路模擬結果 .................... 40
3.4.4 內部耦合電容選取電路模擬 .................. 41
3.4.5 收發路電路模擬結果 ........................ 41

第四章 晶片製作及量測結果 .................................. 42
4.1 比較A、B晶片佈局與設計差異 ....................... 42
4.2 A晶片量測結果 ..................................... 45
4.3 B晶片量測結果 ..................................... 49
4.4 量測儀器 ........................................... 55

第五章 結論 ................................................. 56

參考文獻 ..................................................... 57

參考文獻

[1] R. H. Havemann, J. A. Hutchby, “High-performance interconnects: an integration
overview,” in Proc. IEEE, May 2001, pp. 586-601.
[2] A. S. Sedra, K. C. Smith, Microelectronic Circuits, 5th ed., New York: Oxford
University Press, 2004.
[3] S. A. Kuhn, M. B. Kleiner, R. Thewes, W. Weber, “Vertical signal transmission
in three-dimensional integrated circuits by capacitive coupling,” IEEE
International Symposium on Circuits and Systems, Apr.-May 1995, pp. 37-40.
[4] E. Culurciello, A. G. Andreou, “Capacitive inter-chip data and power transfer for 3-D VLSI,” IEEE Transactions on Circuits and Systems II: Express Briefs, pp. 1348-1352, Dec. 2006.
[5] S. Mick, J. Wilson, P. Franzon, “4 Gbps high-density AC coupled interconnection,” IEEE Custom Integration Circuit Conf., May 2002, pp. 133-140.
[6] L. Luo, J. M. Wilson, S. E. Mick, J.Xu, L. Zhang and P. D. Franzon “3Gb/s AC-coupled chip-to-chip communication using a low-swing pulse receiver,” ISSCC Dig. Tech. Papers, pp. 522-523, Feb. 2005.
[7] R. J. Drost, R. D. Hopkins, R. Ho, I. E. Sutherland, “Proximity communication,” IEEE J. Solid-State Circuits, pp. 1529-1535, Sep. 2004.
[8] K. Kanda, D. D. Antono, K. Ishida, H. Kawaguchi, T. Kuroda, T. Sakurai, “1.27Gb/s/pin 3mW/pin wireless superconnect (WSC) interface scheme,” ISSCC Dig. Tech. Papers, pp. 142-143, Feb. 2003.
[9] J. Jahns, “Planer packing of free-space optical interconnections,” in Proc. IEEE, Nov. 1994, pp. 1623-1631.
[10] Y. Ishii, S. Koike, Y. Arai, Y. Ando, “SMT-compatible optical-I/O chip packaging for chip-level optical interconnects,” Electronic Components and Technology Conference, May 2001, pp. 870-875.
[11] M. F. Chang et al., “Multi-I/O and reconfigurable RF/wireless interconnect based on near field capacitive coupling and multiple access techniques,” in Proc. IEEE, June 2000, pp. 20-21.
[12] K. K. O et al., “The feasibility of on-chip interconnection using antennas,” in Proc. IEEE/ACM ICCAD, Nov. 2005, pp. 979-984.
[13] N. Miura, D. Mizoguchi, T. Sakurai, T. Kuroda, “Analysis and design of inductive coupling and transceiver circuit for inductive inter-chip wireless superconnect,” IEEE J. Solid-State Circuits, pp. 829-837, April 2005.
[14] J. Wilson et al., “AC coupled interconnect using buried bumps for laminated organic packages,” Electronic Components and Technology Conference, May 2006, pp. 41-48.
[15] Y. Fouzar et al., “A CMOS phase-lock loop with an auto-calibrated VCO,” IEEE International Symposium on Circuits and Systems, May 2002, pp. 177-180.
[16] 莊凱嵐, “具有LVDS與RSDS低電壓差動訊號傳輸規格之平面顯示器高速輸入輸出緩衝器設計,” 國立交通大學電子工程系所碩士論文, 2004.
[17] C. Park, B. Kim, “A low-noise, 900-MHz VCO in 0.6-um CMOS,” IEEE J. Solid-State Circuits, pp. 586-591, March 1999.
[18] 李柏儒, “400Mbps 串列連接收發器,” 國立交通大學電子工程學系碩士論文, 2003.