臺灣博碩士論文加值系統

隨著半導體製程技術的演進，積體電路之設計趨勢朝向微小化。為了因應新製程技術的提升與對準精度上的要求，使得晶圓製造必須於符合其製程規格能力的機台上加工，才能滿足日益嚴謹的製程要求，是故形成了微影與蝕刻作業中製程規格能力與垂直鎖定機台的限制，尤其是在微影與蝕刻工作站內，機台功能性強弱不均之現象，使得產品於通過兩工作站時生產週期時間造成相當的變異。
本文首先發展出兩混合整數規劃模式，在降低生產週期時間變異的前提下進行產能分配，據以估算出於此先進製程下微影與蝕刻兩工作站內各機台利用率，並進而針對同一工作站各機群具利用率差異之情境，發展一估算各產品生產週期時間之方法。此外，本文之「產能利用率最大差異設定模組」，則是控制一機群利用率最大差異值，目的在避免微影與蝕刻工作站內的機群利用率與工作站平均利用率差異過大，導致通過微影與蝕刻工作站之產品生產週期時間產生大幅變異，喪失各產品之生產週期時間競爭力。於此模組中，更針對整體利用率不足，及生產週期時間過長兩種不同情境，發展出生產計劃調整模式來調整主生產排程之產出目標。最後，「投料規劃模組」旨在兩工作站內機群利用率具有差異之情境下，以均勻微影工作站各機群內之機台負荷水準為主要概念，制訂投料計劃、設定現場在製品量與發展派工法則。依此流程，可產生一考量製程規格能力與垂直鎖定機台下之主生產排程規劃結果。
驗證結果顯示，考量機群利用率差異下區段基礎式週期時間估算法，所估算各產品之生產週期時間與模擬相比，最大誤差約在8%，平均誤差約在5%，而「產能利用率最大差異設定模組」，之生產計劃調整模式，能夠快速調整出合理之主生產排程計劃，而「投料規劃模組」之設計，使得現場之生產運作除能達到預定產出目標外，微影與蝕刻工作站內各機台亦能維持所規劃之產能利用率。整體而言，本文所發展之模式，可以作為考量製程規格能力與垂直鎖定機台下主生產排程計劃制訂之參考依據。

As the semiconductor process technology progress, the inevitable trend of IC product developing is toward mini-size. Hence, in order to meet new manufacturing technology and the precise alignment, wafers must be processed on the machines that satisfy process specification. As a result, the process window and machine dedication restrictions have appeared within photo and etching workstation. The different machines capabilities will probably affect the variance of product cycle time.
In this thesis, we first develop two mix-integer programming model to allocate capacity loading between machine groups of photo and etching workstation for minimizing the variability of product cycle time. Then, the utilization rate of each machine group within photo and etching workstations is derived. Next, we also develop a cycle time estimation methodology to estimate the cycle time of each product considering different utilization rates of machine groups existed in photo and etching. Furthermore, in the controlling maximum utilization difference module, a value is set as the maximum utilization difference between machine groups for photo and etching workstations to avoid the product cycle time being lengthened due to the too large machine utilization and hence lose industry competitiveness. In this module, we also develop production plan adjustment models for the too low average utilization rate and the too long product cycle time scenarios to revise the production target. Finally, we proposed a material release planning module to balance the machine groups utilization within a workstations by setting a fixed a release sequence,adopting CONWIP release rule and developing dispatching rule. Following the above procedure, a reasonable master production schedule under the constraint of process window and machine dedication is obtained.
Experiment reveals that comparison the cycle time, estimated by the block based cycle time estimation methodology under various utilization, with that of simulation result, the maximum error is within 8% and the average error is about 5%. Besides, by controlling of maximum utilization difference, production plan adjusting models can generate suitable MPS quickly. Also, based on the material release planning module, the utilization rate of photo and etching workstations can be maintained at planned level and the system production performance can be achieved. Consequently, the mechanism proposed in this thesis can be used as reference for master production planning under the constraint of process window and machine dedication.

摘要 I
Abstract III
誌謝 V
目錄 VII
圖目錄 X
表目錄 XI
符號一覽表 XIV
第一章、緒論 1
1.1、研究背景與動機 1
1.2、研究目的 4
1.3、研究範圍與限制 6
1.4、研究方法 7
第二章、文獻探討 9
2.1、晶圓製造製程簡介 9
2.2、週期時間之估算方法 12
2.2.1、直接程序法(direct procedure) 13
2.2.2、模擬法(simulation)與人工智慧法(artificial intelligence; AI) 13
2.2.3、統計分析法(statistical analysis method) 14
2.2.4、數學分析法(mathematical method) 14
2.2.5、混合法(Hybrid method) 17
2.2.6、區段基礎式週期時間估算法 19
2.3、在製品量設定 26
2.4、製程規格能力限制之相關文獻 28
2.4.1、製程規格能力之問題定義 28
2.4.2、製程規格能力相關研究 30
2.5、垂直鎖定機台特性之相關研究 31
第三章、模式建構 38
3.1、問題定義與分析 38
3.2、整體邏輯與架構 40
3.3、生產週期時間估算模組 43
3.3.1、求算微影與蝕刻工作站各機群來到率與利用率 44
3.3.1.1、微影工作站機群產能負荷分配模式 48
3.3.1.2、蝕刻工作站機群產能負荷分配模式 53
3.3.2、運用機群利用率差異下區段基礎式週期時間估算法(BBCT-VU)估算負荷因子之等候時間 55
3.3.3、運用 BBCT-VU估算因機群利用率差異導致之製程相依批量因子等候時間 58
3.4、產能利用率最大差異設定模組 68
3.4.1、計算規劃週期內各產品總加權提早完工時間(Earliness)和總加權延遲時間(Tardiness) 70
3.4.2、兩工作站負荷互動性分析與生產計劃調整 71
3.4.2.1、增加產量之生產計劃調整模式 71
3.4.2.2、微影工作站為主，蝕刻工作站為輔之生產計劃調整模式 74
3.4.3、兩工作站內機群利用率差異設定 76
3.5、投料規劃模組 76
3.5.1、瓶頸每日各產品產出數量 77
3.5.2、投料規劃 78
3.5.3、系統最適在製品量 81
3.5.4 派工法則之構建 82
第四章、模擬驗證 84
4.1、系統環境說明 84
4.1.1、生產環境資料 84
4.1.2、生產週期時間估算模組假設 85
4.1.3、產能利用率最大差異設定模組假設 89
4.1.4、投料規劃模組假設 89
4.1.5、模擬環境說明 89
4.2、生產週期時間估算模組之執行過程 90
4.2.1、微影與蝕刻工作站負荷分配模式 90
4.2.1.1、微影工作站產能負荷分配模式 90
4.2.1.2、蝕刻工作站產能負荷分配模式 101
4.2.2、以BBCT-VU估算負荷因子之等候時間 107
4.2.3、以BBCT-VU估算批量因子之等候時間 110
4.3、產能利用率最大差異設定模組之執行過程 114
4.3.1、計算月內各產品總加權提早完工時間與總加權延遲時間 114
4.3.2、兩工作站內機群利用率設定確認 116
4.3.3、兩工作站負荷互動性分析與生產計劃調整模式 116
4.4、投料規劃模組執行結果 122
4.4.1、系統每日各產品產出數量 122
4.4.2、投料規劃 123
4.4.3、系統最適在製品量 129
4.4.4、派工法則之建構 130
4.5、結果分析與比較 131
4.5.1、模擬驗證 131
4.5.2、生產週期時間估算分析 132
4.5.3、微影工作站利用率差異分析 133
4.5.4、生產週期時間成效分析 133
4.5.5、產能利用率最大差異設定模組之成效分析 134
5.1、結論 136
5.2、未來研究方向 137
參考文獻 138

[1] Atherton, L. F., and Atherton, R. W., Wafer Fabrication: Factory Performance and Analysis, Kluwer Academic Publishers, 1995
[2] Akcalι, E., Nemotom, K., and Uzsoy, R., “Cycle-Time Improvement for Photolithography Process in Semiconductor Manufacturing,” IEEE Transaction on Semiconductor Manufacturing,” Vol. 14, No. 1, pp.48-56, 2001.
[3] Blackstone, J. H., Capacity Management, South-Western Publishing CO., 1989
[4] Conway, R., Maxwell, W., and L. W. Miller, Theory of Scheduling, Addison-Wesley Publishing Company, Inc., 1967
[5] Connors, D. P., Feigin, G. E., and Yao, D. D., “A Queueing Network Model for Semiconductor Manufacturing,” IEEE Transactions on Semiconductor Manufacturing, Vol. 9, No. 3, August, pp. 412-427, 1996
[6] Chung, S. H., and Huang, H. W., “The Block-Based Cycle Time Estimation Algorithm for Wafer Fabrication Factories,” International Journal of Industrial Engineering, Vol. 6, No. 4, pp.307-316, 1999.
[7] Chung, S. H., and Huang, H. W., “Loading Allocation Algorithm with Machine Capability Restriction for Wafer Fabrication Factories,” Journal of the Chinese Institute of Industrial Engineering, Vol. 18, No. 4,pp. 82-96, 2001
[8] Chung, S. H., Huang, C. Y., and Lee, A. H. I., “Capacity allocation model for photolithography workstation with the constraints of process window and machine dedication,” Production Planning and Control, Vol. 17, No. 7, 678–688, 2006
[9] Chang, P. C., Hsieh J, C, and Liao T. Warren, “A Cased-Based Reasoning Approach for Due-Date Assignment in a Wafer Fabrication Factory,” D.W. Aha and I. Watson (Eds.): ICCBR 2001, LNAI 2080, pp. 648-659, 2001.
[10] Enns, S. T., "A dynamic forecasting model for job shop flowing prediction and tardiness control," International Journal of Production Research, Vol. 33, No. 5, pp. 1295-1312, 1995
[11] Glynn, P. M., et al. “How to get predictable throughput times in a multiple product environment,” IEEE, pp. 27-30, 1997
[12] Kleinrock, L., Queueing System, John Willey & Sons, 1975
[13] Kramer, Scott S., “Total Cycle Time Management by Operational Elements,” International Semiconductor Manufacturing Science Symposium, pp. 17-20, 1989
[14] Little, J. D. C., “A proof for the queueing formula L=�郻,” Operations Research, Vol. 9, pp. 383-387, 1961
[15] Li, S., T. Tang, and D. W. Collins, “Minimum inventory variability schedule with applications in semiconductor fabrication,” IEEE Transactions on Semiconductor Manufacturing, vol. 9, no. 1, pp. 145-149, 1996
[16] Lawrence, S. R., “Estimating flowtimes and setting due-dates in complex production systems,” IIE Transactions, pp. 657-668, 1995
[17] Leachman, R. C., and Carmon, T. F., “On Capacity Modeling for Production Planning with Alternative Machine Types,” IIE Transactions, Vol. 24, No. 4, pp62-72, 1992.
[18] Martin, D. P., “How the Law of Unanticipated Consequences can Nullify the Theory of Constraint: The Case for Balanced Capacity in a Semiconductor Manufacturing Line,” Semiconductor FABTECH, Seventh Edition, pp. 29-34, ICG publishing Ltd, 1998
[19] Matsuyama, A. and Atherton, R. W., "Experience in Simulation Wafer Fabs in The USA ans JAPAN," 1990 Int'l Semiconductor Manufacturing Science Symposium.
[20] Miller, D. J., “Simulation of a Semiconductor Manufacturing line,” Communication of the ACM, vol. 33, no. 10, pp.98-108, 1990
[21] Raddon, A., and Grigsby, B., “Throughput Time Forecasting Model,” 1997 IEEE/SEMI Advanced Semiconductor Manufacturing Conference, pp. 430-433, 1997
[22] Rose, O., “Estimation of The Cycle Time Distribution of a Wafer Fab by a Simple Simulation Model,” Int’l Conference on Semiconductor Manufacturing Operational Modeling and Simulation, pp. 133-138, 1999
[23] Srivatsan, N., and K. Kempf, “Effective Modeling of Factory Throughput Times,” 1995 IEEE/CPMT Int’l Electronics Manufacturing Technology Symposium, pp. 377-383, 1995
[24] Toktay, L. B., and Uzsoy, R., “A Capacity Allocation Problem with Integer Side Constraints,” European Journal of Operational Research, Vol. 109, pp. 170-182, 1998.
[25] Uzsoy, R., Lee, C. Y., and Martin-Vega, Louis A., "A Review of Production Planning and Scheduling Models in the Semiconductor Industry Part I : System Characteristics, Performance Evaluation and Production Planning," IIE Transactions, Vol. 24, No. 4, pp.47-60, September, 1992
[26] Vig, M. M. and Dooley, K. J., “Dynamic Rules for Due-Date Assignment,” International Journal of Production Research, Vol. 29, No. 7, pp. 1361-1377, 1991
[27] Wang, T. H., Lin, K. C., and Huang, S. R., “Method of Dynamically Determining Cycle Time of a Working Stage,” 1997 IEEE/CPMT International Electronics Manufacturing Technology Symposium, pp. 403-407, 1997
[28] Wu, K., “An Examination of Variability and Its Basic Properties for a Factory,” IEEE Transactions on Semiconductor Manufacturing, Vol. 18, No. 1, pp.214-221, 2005.
[29] Yu, C. Y., Chen, S. W., and Huang, H. P., “Estimating of Waiting Time for Products in an IC Fab,” Proceeding of Joint Conference of the Fifth Int’l Conference on Automation Technology and 1998 int’l Conference of Production Research, A1-3, 1998
[30] 簡志勝，「IC設計業對高階製程需求殷切」，工研院經資中心，12月2日，民國92年。
[31] 簡禎富、施義成、林振銘、陳瑞坤，「半導體製造技術與管理」，國立清華大學出版社，2005年5月。
[32] 工研院經資中心作者群，「2003半導體工業年鑑」，工研院IEK電子組，頁6-1~6-6，七月，民國92年。
[33] 張盛鴻, 王志偉, 嚴本立, 李榮貴, 「晶圓代工廠之派工模式-動態更新週期時間」，生產排程理論與應用研討會論文集, pp. C65-C69, 1999
[34] 李國禎，「晶圓製造廠生產規劃模式之構建」，國立交通大學工業工程與管理研究所，碩士論文，1995。
[35] 游志源，「晶圓代工廠之整合式訂單達交系統」國立台灣大學機械工程學研究所，博士論文，2002。
[36] 陳亞妮，「薄膜電晶體陣列廠生產規劃系統之構建」，國立交通大學工業工程與管理研究所，碩士論文，2004。
[37] 蘇昱彰，「新興晶圓代工廠生產規劃與排程系統之構建」，國立交通大學工業工程與管理研究所，碩士論文，1998。
[38] 黃宏文，「晶圓製造廠區段基礎式週期時間估算法」，國立交通大學工業工程與管理研究所，博士論文，2002年。
[39] 施盈志，「晶圓製造廠在製品水準之規劃與控制」，國立交通大學工業工程與管理研究所，碩士論文，1996
[40] 陳志強，「多工單等級下晶圓廠生產週期時間估算模式」，國立交通大學工業工程與管理研究所，碩士論文，2000。
[41] 郭志榮，「晶圓製造廠考量製程步驟間搬運問題下之生產週期時間估算模式」，國立交通大學工業工程與管理研究所，碩士論文，2002。
[42] 張百棧，朱震家，「晶圓廠之交期指定模式-應用類神經網路」，生產排程理論與應用研討會論文集, pp. C47-C52, 1999。
[43] 黃友錄，「考慮黃光區綁機特性之派工法」，國立交通大學工業工程與管理研究所，碩士論文，2002。
[44] 游淑晴，「黃光區關鍵層機台限制機台指派投料與派工法則探討」，國立清華大學工業工程研究所，碩士論文，2002。
[45] 楊桂峰，「流量平衡為導向的黃光區綁機派工法」，國立交通大學工業工程與管理研究所，碩士論文，2002。
[46] 黎翠綾，「黃光區機台群組限制下的投料派工研究」，國立交通大學工業工程與管理研究所，碩士論文，2000
[47] 邱偉雄，「半導體晶圓廠黃光區即時派工策略之構建」，國立交通大學工業工程與管理研究所，碩士論文，1997。
[48] 柯文清，「晶圓製造廠多工單等級下生產規劃模式之構建」，國立交通大學工業工程與管理研究所，碩士論文，2000。
[49] 黃慧雲，「具垂直鎖定機台特性下產能需求規劃之設計－以晶圓廠黃光區為例」，國立交通大學工業工程與管理研究所，碩士論文，2005。
[50] 林玉貞，「限制驅導排程方法在晶圓廠黃光區之應用」，國立交通大學工業工程與管理研究所，碩士論文，1999。
[51] 梁宇帆，「薄膜電晶體陣列廠機台配置機制之構建」，國立交通大學工業工程與管理研究所，碩士論文，2006。
[52] 李國禎，「晶圓製造廠生產規劃模式之構建」，國立交通大學工業工程研究所，碩士論文，1995。
[53] 魏秀芬，「以看板系統構建晶圓製造廠之生產規劃與控制模式」，國立交通大學工業工程研究所，碩士論文，1995。
[54] 林於杏，「晶圓製造標準在製品量訂定模式之建立及以標準在製品量為基礎之派工法則的探討」，國立交通大學工業工程與管理研究所，博士論文，1997。
[55] 黃俊穎，「晶圓製造廠因應產品組合更動知快速規劃生產機制」，國立交通大學工業工程與管理研究所，碩士論文，1999。
[56] 鄭照明，「晶圓廠交期指定模式之構建」，國立交通大學工業工程研究所，碩士論文，1996。