(3.238.174.50) 您好!臺灣時間:2021/04/16 16:11
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳志聖
研究生(外文):Chih-Sheng Chen
論文名稱:鐵電記憶元件在多晶矽薄膜電晶體上的製備
論文名稱(外文):Fabrication of Ferroelectric Memory Devices on Top-gated Polycrystalline Silicon Thin-Film Transistors
指導教授:陳英忠
指導教授(外文):Ying-Chung Chen
學位類別:碩士
校院名稱:國立中山大學
系所名稱:電機工程學系研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
畢業學年度:95
語文別:中文
論文頁數:145
中文關鍵詞:鐵電薄膜電晶體多晶矽
外文關鍵詞:TFTpoly-Siferroelectric
相關次數:
  • 被引用被引用:5
  • 點閱點閱:118
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
摘要
本研究是利用射頻磁控濺鍍法沉積(Ba0.8Sr0.2)(Ti0.9,Zr0.1)O3鐵電薄膜於SiO2/Si上,形成金屬/鐵電/絕緣層/半導體(MFIS)結構。藉由不同濺鍍參數如氧氣濃度、基板溫度、濺鍍功率、腔室壓力與沉積時間參數的改變,探討濺鍍參數對鐵電薄膜的影響,以獲得最佳濺鍍參數。並將最佳濺鍍條件沉積在Pt/Ti/SiO2/Si上,形成MFM結構,並以快速熱退火(RTA)和傳統爐退火(CTA) 方式進行熱處理,探討對BSTZ薄膜物性與電性之影響。
BSTZ薄膜於最佳濺鍍參數條件下,由XRD與SEM分別觀察晶相(110) peak以及晶粒大小。由MFIS結構之電容-電壓與漏電流曲線中可獲得最大記憶視窗9.5V與漏電流大小約為2.76×10-9 A/cm2。而MFM結構中,BSTZ薄膜經過RTA與CTA熱退火處理其電容值分別為1.93 nF與2.06 nF,並發現介電常數分別增加到183與194。另外,BSTZ薄膜經過RTA與CTA熱退火處理後,其漏電流大小分別為3.86×10-6 A/cm2與1.16×10-6 A/cm2。
最後我們利用BSTZ薄膜當成閘極氧化層製作成一個電晶體與電容(One-transisrtor-capacitor, 1TC)Poly-Si TFTs 鐵電記體並探討電特性。結果顯示汲極導通電流(Ion)與關閉電流(Ioff)之比有二個order,相較於其他文獻,則利用不同的鐵電材料製作成閘極在下方(Bottom-gated)薄膜電晶體來得小。從這些結果看來,在本研究中,BSTZ薄膜製作成閘極在上方(Top-gated)多晶矽薄膜電晶體,對於系統面版化(System-on-panel, SOP)與高儲存電容鐵電記憶元件(FeRAM)之應用是相當不錯的選擇。
ABSTRACT
In this study, the rf magnetron sputtering was used to deposit (Ba0.8Sr0.2)(Ti0.9Zr0.1)O3 (BSTZ) ferroelectric thin films on SiO2/Si substrates, and MFIS structure was also fabricated. The effects of various sputtering parameters effects on the characteristics of BSTZ thin films, such as the oxygen concentrations, deposition temperature, rf power, chamber pressure and deposition time were be discussed. As deposited on Pt/Ti/SiO2/Si substrate, the electrical and physical properties of BSTZ thin films after RTA and CTA thermal treatment were be also discussed.
In XRD and SEM analysis, the crystal structure and grain size of as-deposited BSTZ thin film could be observed. From the C-V and J-E curves obtained, the memory window and leakage current density of MFIS structure were about 9.5V and 2.76× 10-9 A/cm2, respectively. After RTA and CTA post-treatment, the capacitances of MFM structure were about 2.06nF and 1.93nF. We found that dielectric constant of as-deposited BSTZ thin film increased to 183 and 194, respectively. In addition, the leakage current density of RTA and CTA treated BSTZ films were about 3.82× 10-6 A/cm2 and 1.16× 10-6 A/cm2.
Finally, the one-transistor-capacitor (1TC) structure of ferroelectric random access memory (FeRAM) with the gate oxide of BSTZ thin films on the polysilicon TFT structure have been fabricated and investigated.From the experimental results, the on/off drain current ratio is two orders, and its value is much smaller than those of the most reported bottom-gated TFTs devices by using different ferroelectric materials as gate oxide. From these results in this study, the BSTZ thin films for top-gate polysilicon thin-film transistor will be an excellent candidate to fabricate higher storage capacitance ferroelectric random access memory (FeRAM) devices for system on panel (SOP) applications.
摘要 Ⅰ
目錄 Ⅴ
圖表目錄 Χ
第一章 緒論 1
1-1 簡介 1
1-2 鐵電記憶體之種類 2
1-3 鐵電材料之種類 3
1-4 薄膜沉積方法 5
1-5 研究動機 5
1-6 本論文架構 6
第二章 理論分析 7
2-1鈦酸鋇系(Ba,Sr)( Ti,Zr)O3陶瓷材料 7
2-1-1鈦酸鋇BaTiO3之鈣鈦礦結構特性 7
2-1-2鋯、鍶元素摻雜對(Ba,Sr)( Ti,Zr)O3特性的影響 9
2-2鐵電材料特性 9
2-2-1介電極化和極化理論 9
2-2-2鐵電性質 12
2-2-3漏電流 12
2-3 MFISFET結構之特性 13
2-3-1目前鐵電記憶體所遭遇的問題 13
2-3-2 MFSFET記憶體目前改善方法及衍生問題 14
2-3-3 MFISFET結構操作原理 15
2-3-4 MFISFET結構之C-V順時針物理機制 15
2-4 Poly-Si TFTs文獻回顧 16
2-4-1多晶矽薄膜之製作方法 16
2-4-2鈍化多晶矽薄膜之晶界缺陷方法 17
2-5 薄膜沉積原理 18
2-5-1沉積現象 18
2-5-2薄膜表面及截面結構 19
2-6 射頻磁控濺鍍原理 19
2-6-1磁控濺渡 20
2-6-2射頻濺渡 20
2-6-3反應性濺射 21
第三章 實驗 22
3-1 (Ba,Sr)(Ti,Zr)O3薄膜沉積與結構製作 22
3-1-1基板的清洗步驟 22
3-1-2濺鍍靶材的製作 23
3-1-3射頻磁控濺鍍系統與薄膜沉積 24
3-1-4熱退火(Annealing)處理 25
3-2鐵電薄膜的製作流程 26
3-3薄膜物性量測 27
3-3-1 X光繞射(X-Ray Diffraction, XRD)分析 27
3-3-2掃描式電子顯微鏡(Scanning Electron Microscopy, SEM)分析 28
3-4薄膜電性量測 28
3-4-1電容-電壓量測 28
3-4-2記憶視窗(Memory Window)量測 29
3-4-3漏電流(Leakage Current Density, J)特性量測 30
3-5 Top-Gated Poly-Si TFTs非揮發性記憶元件製作 30
第四章 結果與討論 32
4-1 MFIS結構之結果與討論 32
4-1-1氧氣濃度之影響 32
4-1-1-1 X光繞射(XRD)分析 33
4-1-1-2掃描式電子顯微鏡(SEM)分析 33
4-1-1-3 C-V電特性分析 34
4-1-1-4 I-V電特性分析 34
4-1-2濺鍍功率之影響 35
4-1-2-1 X光繞射(XRD)分析 35
4-1-2-2掃描式電子顯微鏡(SEM)分析 36
4-1-2-3 C-V電特性分析 37
4-1-2-4 I-V電特性分析 37
4-1-3基板溫度之影響 38
4-1-3-1 X光繞射(XRD)分析 38
4-1-3-2掃描式電子顯微鏡(SEM)分析 38
4-1-3-3 C-V電特性分析 39
4-1-3-4 I-V電特性分析 39
4-1-4 腔室壓力之影響 40
4-1-4-1 X光繞射(XRD)分析 40
4-1-4-2掃描式電子顯微鏡(SEM)分析 41
4-1-4-3 C-V電特性分析 42
4-1-4-4 I-V電特性分析 42
4-1-5 沉積時間之影響 42
4-1-5-1 X光繞射(XRD)分析 43
4-1-5-2掃描式電子顯微鏡(SEM)分析 43
4-1-5-3 C-V電特性分析 43
4-1-5-4 I-V電特性分析 44
4-2 MFIS結構之熱退火結果與討論 44
4-2-1-1 RTA熱退火處理後之X光繞射(XRD)分析 44
4-2-1-2 RTA熱退火處理後之電子顯微鏡(SEM)分析 45
4-2-1-3 RTA熱退火處理後之C-V電特性分析 45
4-2-1-4 RTA熱退火處理後之I-V電特性分析 46
4-2-2-1 CTA熱退火處理後之X光繞射(XRD)分析 46
4-2-2-2 CTA熱退火處理後之電子顯微鏡(SEM)分析 47
4-2-2-3 CTA熱退火處理後之C-V電特性分析 47
4-2-2-4 CTA熱退火處理後之I-V電特性分析 48
4-3室溫下沉積BSTZ薄膜之熱退火結果與討論 48
4-3-1-1 RTA熱退火處理後之X光繞射(XRD)分析 48
4-3-1-2 RTA熱退火處理後之電子顯微鏡(SEM)分析 49
4-3-1-3 RTA熱退火處理後之C-V電特性分析 49
4-3-1-4 RTA熱退火處理後之I-V電特性分析 49
4-3-2-1 CTA熱退火處理後之X光繞射(XRD)分析 50
4-3-2-2 CTA熱退火處理後之電子顯微鏡(SEM)分析 50
4-3-2-3 CTA熱退火處理後之C-V電特性分析 50
4-3-2-4 CTA熱退火處理後之I-V電特性分析 51
4-4 MFMIS結構之熱退火結果與討論 51
4-4-1-1 RTA熱退火處理後之X光繞射(XRD)分析 51
4-4-1-2 RTA熱退火處理後之電子顯微鏡(SEM)分析 52
4-4-1-3 RTA熱退火處理後之C-V電特性分析 52
4-4-1-4 RTA熱退火處理後之I-V電特性分析 53
4-4-2-1 CTA熱退火處理後之X光繞射(XRD)分析 53
4-4-2-2 CTA熱退火處理後之電子顯微鏡(SEM)分析 54
4-4-2-3 CTA熱退火處理後之C-V電特性分析 54
4-4-2-4 CTA熱退火處理後之I-V電特性分析 55
4-5 Top-Gated Poly-Si TFTs元件Id-Vg圖 55
第五章 結論 57
5-1 不同氧氣濃度與濺鍍功率 57
5-2 不同基板溫度、腔室壓力與沉積時間 58
5-3 MFIS結構熱退火處理 58
5-4 室溫下沉積BSTZ薄膜熱退火處理 59
5-5 Top-Gated Poly-Si TFTs 元件 60
參考文獻 61














圖表目錄
圖1-1 電滯曲線圖 69
圖1-2 金屬-鐵電-半導體(MFSFET)結構圖 69
圖2-1 壓電性、焦電性與鐵電性的關係圖 70
圖2-2 BaTiO3當溫度高於居里溫度時之理想鈣鈦礦結構示意 70
圖2-3 BaTiO3當溫度低於居里溫度時,鈦離子偏移示意圖 71
圖2-4 BaTiO3晶體結構示意圖 72
圖2-5 BaTiO3之晶格常數隨溫度變化之關係 73
圖2-6 等價置換對BaTiO3相轉換溫度之影響 73
圖2-7 不同極化機構之示意圖 74
圖2-8 不同分極率與頻率之關係圖 75
圖2-9 鐵電材料之電域示意圖 75
圖2-10 Barrier limited傳導機構;(a) Schottky emission 、and
(b) Tunneling 76
圖2-11 Bulk limited傳導機構;(a)空間電荷限制傳導、and
(b)離子傳導、(c) Poole-Frenkel 76
圖2-12 金屬-鐵電-絕緣層-半導體(MFISFET)結構圖 77
圖2-13 所示為順時針C-V曲線圖 78
圖2-14 所示為順時針C-V曲線圖 78
圖2-15 薄膜沉積步驟,(a)成核、(b)晶粒成長、(c)晶粒聚結、(d)縫道填補、and (e)薄膜的沉積 79
圖2-16 濺鍍參數對沉積薄膜之影響 79
圖2-17 平面磁控結構及電子運動路徑 80
圖2-18 反應性濺鍍之模型 80
圖3-1 (Ba0.8Sr0.2)( Ti0.9Zr0.1)O3靶材製作流程 81
圖3-2 射頻磁控濺鍍系統構造圖 82
圖3-3 射頻磁控濺鍍系統操作之流程圖 83
圖3-4 (a)、(b)分別為金屬/鐵電/絕緣層半導體(MFIS)與金屬/鐵電/金屬/絕緣層/半導體(MFMIS)結構電性量測示意圖 84
圖3-5 頂部電極所使用之金屬遮罩圖 84
圖3-6 鐵電記憶元件製備成poly-Si TFT流程圖 85
圖3-7 W/L = 40/30 μm Poly-Si TFT俯視圖 85
圖4-1 BSTZ薄膜在不同功率,固定氧氣濃度25%,沉積在SiO2/Si上之截面圖,(a)80W、(b)100W、(c)130W
與(d)160W 86
圖4-2 BSTZ薄膜在不同功率,固定氧氣濃度25%沉積,在Pt/Ti/SiO2/Si上之截面圖,(a) 100W與(b) 130W 86
圖4-3 BSTZ薄膜在不同氧氣濃度下之XRD圖 87
圖4-4 BSTZ薄膜厚度在不同氧氣濃度下之變化圖 87
圖4-5 BSTZ薄膜在不同氧氣濃度下之SEM表面結構圖,(a)0%、(b) 25%、(c)40%與(d)60%(卻) 88
圖4-6 在不同氧氣濃度下沉積BSTZ薄膜,其MFIS結構C-V圖 88
圖4-7 在不同氧氣濃度下沉積BSTZ薄膜,其MFIS結構之漏電流圖 89
圖4-8 BSTZ薄膜在不同氧氣濃度下之XRD圖 89
圖4-9 BSTZ薄膜厚度在不同氧氣濃度下之變化圖 90
圖4-10 BSTZ薄膜在不同氧氣濃度下之SEM表面結構圖,(a)0%、(b)25%、(C)40%與(d)60% 90
圖4-11 在不同氧氣濃度下所得BSTZ薄膜,其MFIS結構之C-V圖 91
圖4-12 在不同氧氣濃度下所得BSTZ薄膜,其MFIS結構之漏電流圖 91
圖4-13 BSTZ薄膜在不同氧氣濃度下之XRD圖 92
圖4-14 BSTZ薄膜厚度在不同氧氣濃度下之變化圖 92
圖4-15 BSTZ薄膜在下不同氧氣濃度下之SEM表面結構圖,(a) 0%、(b) 25%、(c)40%與(d)60% 93
圖4-16 在不同氧氣濃度下所得BSTZ薄膜,其MFIS結構之C-V圖 93
圖4-17 在不同氧氣濃度下所得BSTZ薄膜,其MFIS結構之漏電流圖 94
圖4-18 BSTZ薄膜在氧氣濃度25%,不同濺鍍功率下之XRD圖 94
圖4-19 BSTZ薄膜厚度在不同濺鍍功率下之變化圖 95
圖4-20 BSTZ薄膜在氧氣濃度25%,不同的濺鍍功率下之SEM表面結構圖,(a)80W、(b)100、(c) 130與(d)160W 95
圖4-21 BSTZ薄膜於氧氣濃度 25%,於不同濺鍍功率下之MFIS結
構C-V曲線圖 96
圖4-22 BSTZ薄膜於氧氣濃度 25%,於不同濺鍍功率下之MFIS結
構漏電流特性圖 96
圖4-23 BSTZ薄膜在氧氣濃度 25%,不同基板溫度下之XRD
圖 97
圖4-24 BSTZ薄膜厚度,在不同基板溫度下之變化圖 97
圖4-25 BSTZ薄膜在氧氣濃度25%,不同基板溫度下之SEM表面結構圖,(a)500℃、(b)550℃、(c) 580℃與(d)600℃ 98
圖4-26 BSTZ薄膜於氧氣濃度25%,於不同基板溫度下之MFIS結
構C-V曲線圖 98
圖4-27 BSTZ薄膜於氧氣濃度 25%,不同基板溫度沉積下之MFIS
結構漏電流特性圖 99
圖4-28 BSTZ薄膜在氧氣濃度 25%,於不同的腔室壓力下之XRD
圖 99
圖4-29 BSTZ薄膜厚度在不同腔室壓力下之變化圖 100
圖4-30 BSTZ薄膜在不同氧氣濃度下之SEM表面結構圖, (a)3mTorr、(b)5mTorr、(c)10mTorr與(d)15mTorr 100
圖4-31 BSTZ薄膜在氧氣濃度 25%,於不同的腔室壓力沉積下之MFIS結構C-V曲線圖 101
圖4-32 BSTZ薄膜於氧氣濃度25%,於不同濺鍍功率下之MFIS結構漏電流特性圖 101
圖4-33 BSTZ薄膜在氧氣濃度 25%,不同沉積時間下之XRD圖 102
圖4-34 BSTZ薄膜厚度在不同沉積時間下之變化圖 102
圖4-35 BSTZ薄膜在氧氣濃度25%,於不同沉積時間下之SEM表面結構圖,(a)30分鐘、(b)60分鐘與(d)120分鐘 103
圖4-36 BSTZ薄膜在氧氣濃度 25%,於不同沉積時間下之MFIS
結構C-V曲線圖 103
圖4-37 BSTZ薄膜在氧氣濃度 25%,於不同沉積時間下之MFIS
結構漏電流特性圖 104
圖4-38 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA退火溫度處理之XRD圖 104
圖4-39 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 105
圖4-40 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之C-V曲線圖 105
圖4-41 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之漏電流圖 106
圖4-42 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA退火溫度處理之XRD圖 106
圖4-43 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度下處理SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 107
圖4-44 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之C-V曲線圖 107
圖4-45 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之漏電流圖 108
圖4-46 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA退火溫度處理之XRD圖 108
圖4-47 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 109
圖4-48 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理,其MFIS結構之C-V曲線圖 109
圖4-49 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之漏電流圖 110
圖4-50 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之XRD圖 110
圖4-51 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 111
圖4-52 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之C-V曲線圖 111
圖4-53 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFIS結構之漏電流圖 112
圖4-54 室溫下沉積BSTZ薄膜,再以不同RTA退火溫度處理之XRD圖 112
圖4-55 室溫下沉積BSTZ薄膜,再以不同RTA熱退火溫度處理之SEM表面結圖, (a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 113
圖4-56 室溫下沉積BSTZ薄膜,再以不同RTA退火溫度處理,其MFIS結構之漏電流曲線圖 113
圖4-57 室溫下沉積BSTZ薄膜,再以不同RTA熱退火溫度下,
其MFIS結構之漏電流特性圖 114
圖4-58 室溫下沉積BSTZ薄膜,再以不同CTA退火溫度處理,之XRD圖 114
圖4-59 室溫下沉積BSTZ薄膜,再以不同CTA熱退火溫度下之SEM表面結圖(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 115
圖4-60 室溫下沉積BSTZ薄膜,再以不同RTA熱退火溫度下,其MFIS結構之C-V曲線圖 115
圖4-61 室溫下沉積BSTZ薄膜,再以不同CTA熱退火溫度下
,其MFIS結構之漏電流特性圖 116
圖4-62 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理之XRD圖 116
圖4-63 功率100W濺鍍沉積BSTZ薄膜,再不同RTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 117
圖4-64 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFMIS結構之C-V曲線圖 117
圖4-65 功率100W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理,其MFMIS結構之漏電流圖 118
圖4-66 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度處理之XRD圖 118
圖4-67 功率130W濺鍍沉積BSTZ薄膜,再不同RTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃. 119
圖4-68 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度下,其MFMIS結構之C-V曲線圖 119
圖4-69 功率130W濺鍍沉積BSTZ薄膜,再以不同RTA熱退火溫度下,其MFMIS結構之漏電流圖 120
圖4-70 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之XRD圖 120
圖4-71 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之SEM表面結構圖,(a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 121
圖4-72 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理,其MFMIS結構之C-V曲線圖 121
圖4-73 功率100W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理,其MFMIS結構之漏電流圖 122
圖4-74 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之XRD圖 122
圖4-75 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理之SEM表面結構圖 (a)as-deposited、(b)600℃、(c)700℃與(d)800℃ 123
圖4-76 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處理,其MFMIS結構之C-V曲線圖 123
圖4-77 功率130W濺鍍沉積BSTZ薄膜,再以不同CTA熱退火溫度處裡,其MFMIS結構之漏電流圖 124
圖4-78 W/L =40/30μm之1T FeRAM,其不同汲極電壓之Id-Vg特性曲線圖 124
圖4-79 W/L =40/30μm之1TC FeRAM,其不同汲極電壓之Id-Vg特性曲線圖 125

表一 不同氧氣不同氧氣濃度下濺鍍BSTZ薄膜 125
表二 不同濺鍍功率下,濺鍍BSTZ薄膜 126
表三 不同基板溫度下,濺鍍BSTZ薄膜 126
表四 不同腔室壓力下,濺鍍BSTZ薄膜 126
表五 不同濺鍍時間下,濺鍍BSTZ薄膜 127
表六 濺鍍BSTZ薄膜再熱退火之參數(基板為SiO2/Si) 127
表七 濺鍍BSTZ薄膜再熱退火之參數(基板為Pt/Ti/SiO2/Si) 127
參考文獻
[1]李雅明,吳世全和陳宏名,“鐵電記憶元件”,電子月刊第二卷第九期,頁68-84,1995。
[2]林儒憶,“金屬/鐵電薄膜鋯鈦酸鉛/絕緣層/半導體電容之試製與電性分析”,國立清華大學電子工程研究所,碩士論文,2000。
[3]S. Y. Wu : IEEE Trans. Electron Devices., ED21, (1974).
[4]B. G. Jeon, M. K. Choi, Y. Song, S. K. Oh, Y. C. K. D. Suh, and K. Kim : IEEE Journal of Solid-State circuits., vol. 35, no. 11, (2000).
[5]K. Kim and S. Leea : Journal of Applied Physics., vol. 100, 051604-051611, (2006).
[6]Y. J. Song, N. W. Jang, D. J. Jung, H. H. Kim, H. J. Joo, S. Y. Lee, K. M. Lee, S. H. Joo, S. O. Park, and K. Kim : Jpn. J. Appl. Phys., vol. 41, pp. 2635–2638, (2002).
[7]李振岳,“以Pt(O)製作下電極對PZT鐵電薄膜特性之影響研究”,國立清華大學材料科學及工程研究所,碩士論文,2001。
[8]Y. L. Qin, C. L. Jia, and K. Urban : Appl. Phys. Lett., vol. 80, pp. 2728-2730, (2002).
[9]H. F. Cheng : J. Appl. Phys., vol. 79, pp. 7965-7971, (1996).
[10]J. Gerblinger and H. Meixner : J. Appl. Phys., vol. 67, pp. 7453-7457, (1990).
[11]Y. Nagata, N. Chikushi, and T. Takenaka : Jap. J. Appl. Phys, vol. 38, pp. 5497, (1999).
[12]D. P. Chu, B. M. McGregor, P. Migliorat, C. Durkan, M. E. We, K. Hasegawa, and T. Shimoda : Appl. Phys. Lett., vol. 79, pp. 518 , (2001).
[13]T. B. Wu, C. M. Wu, and M. L. Chen : Appl. Phay. Lett., vol. 69 , pp. 2659, (1996).
[14]S. Gijp and L. Winnubst : J. Am. Ceram. Soc., vol. 82, pp. 1175, (1998).
[15]W. S. Choi, J. Yi, and B. Hong : Mater. Sci. Eng., vol. B 109, pp. 146, (2004).
[16]I. C. Ho and S. L. Fu : J. Mater. Sci., vol. 25, pp. 4699-4703, (1990).
[13]S. Kwak, K. Zhang, E. P. Boyd, A. Erbil, and B. J. Wilke : J. Appl. Phys., vol. 69, pp. 767-772, (1991).
[14]P. C. Joshi and S. B. Krupanidhi : J. Appl. Phys., vol. 73, pp. 7627-7634, (1993).
[15]M. Hu and S. Krupnidhi : Appl. Phys. Lett., vol. 61, pp. 1246-1248, (1992).
[16]K. Sceenivas and A. Mansingh : J. Appl. Phys., vol. 62, pp. 4475-4481, (1987).
[17]C. B. Samantaray, A. Roy, M. Roy, and M. Mukherjee : J. Phys. Chem. Solids., vol. 63, pp. 65-69, (2002).
[18]S. Halder and S. B. Krupanidhi : Solid state communications, vol. 122, pp. 429-432, (2002).
[19]Y. FuKuda, K. Aoki, K. Numata, and A. Nishimura : Jpn. J. Appl. Phys., vol. 33, pp. 5255-5258, (1994).
[20]C. J. Peng, H. Hu, and S. B. Krupanidhi : Appl. Phys. Lett., vol. 63, pp. 734-736, (1993).
[21]J. G. Cheng, X. J. Meng, B. Li, J. Tang, S. L. Guo, and J. H. Chu : Appl. Phys. Lett., vol. 75, pp. 2132-2134, (1999).
[22]M. Akiyama, H. Toeda, H. Ohtaguro, H. ItoSuzuki, and H. Ito : IEDM, pp. 268-271, (1989).
[23]A. G. Lewis, I-W. Wu, T. Y. Huang, A. Chiang, and R. H. Bruce : IEDM Tech. Dig., pp. 843-846, (1990).
[24]Y. J. Choi, W. K. Kwak, K. S. Cho, S. K. Kim, and Jin Jang : IEEE Electron Device Lett., vol. 21, no. 1, pp. 18-20, (2000).
[25]Sung. Ki. Kim, Keum. Soo. Lee, and Jin. Jang : Journal of Non-Crystalline Solid., vol.198-200, pp.428-431, (1996).
[26]T. Serikawa, S. Shirai, A. Okamoto, and S. Suyama : IEEE Trans. Electron Devices., vol. 32, no.9, pp. 1929-1933, (1989).
[27]Kambiz K and Moez : IEEE Trans. on Electron Devices., vol. 52, no. 12, pp. 2806-2809, (2005).
[28]H. G. Fossum, A. Oritz-Conde, H. Shichijo, and S. K. Banerjee :
IEEE Trans. Electron Devices., vol. 32, pp. 1878–1884, (1985).
[29]R. E. Proano, R. S. Misage, D. Jones, and D. G. Ast, IEEE Trans. Electron Devices, vol. 38, pp. 1781, (1991).
[30]S. D. S. Malhi, H. Shichijio, S. K. Banerjee, R. Sundaresan, M. Elahy, G. P. Polack, W. F. Richardaon, A. h. Shah, L. R. Hite, R. H. Womoack, P. K.Chatterjee, and H. W. Lan : IEEE Trans.Electric Devices., vol.32, no.2, pp. 258-281, (1985).
[31]N. D. Young, G. Harkin, R. M. Bunn, D. J. McCulloch, and I. D. French : IEEE Trans. Electron Devices., vol. 43, pp. 1930-1936, (1996).
[32]M. Cao, et al. : IEEE Trans. Electron Devices., vol. 15, pp. 304, (1994).
[33]K. Banerjee, S. J. Souri, P. Kapur, and K. C. Saraswat : Proceedings of the IEEE., vol. 89, pp. 602-633, (2001).
[34]Y. Takao, H. Shimada, N. Suzuki, Y. Matsukawa, and N. Sasaki : IEEE Trans. Electron Devices., vol. 39, pp. 2147-2152, (1992).
[35]汪建民,“陶瓷技術手冊”,中華民國產業科技發展協進會,中華民國冶金學會,頁533-540,(1999)。
[36]李雅明,“固態電子學”,全華科技圖書股份有限公司,頁168-172,(1997)。
[37]S. Halder and S. B. Krupanidhi : Solid state communications., vol. 122, pp. 429-432, (2002).
[38]K. H. Ahn, S. Baik, and S. S. Kim : J. Appl. Phys., vol. 92, pp. 2651, (2002).
[39]S. Saha, and S. B. Krupanidhi : J. Appl. Phys., vol. 90, pp. 1250, (2001).
[40]S. Y. Chen, H. W. Wang, and L. C. Huang : Jpn. J. Appl. Phys., vol. 40, pp.4974, (2001).
[41]C. S. Liang and J. M. Wu : Journal of Crystal Growth., vol. 274, pp. 173-177, (2005).
[42]Y. FuKuda, K. Aoki, K. Numata, and A. Nishimura : Jpn. J. Appl. Phys., vol. 33, pp. 5255-5258, (1994).
[43]C. J. Peng, H. Hu, and S. B. Krupanidhi : Appl. Phys. Lett., vol. 63, pp. 734-736, (1993).
[44]J. G. Cheng, X. J. Meng, B. Li, J. Tang, S. L. Guo, and J. H. Chu : Appl. Phys. Lett., vol. 75, pp. 2132-2134, (1999).
[45]蔡承祺,“以射頻磁控濺鍍法製備(Ba,Sr)(Ti,Sn)O3晶片電容薄膜及其特性之探討”,成功大學材料科學及工程研究所,碩士論文,(1999)。
[46]M. Ohring : The Materials Science of Thin Films., published by Academic Press, Inc, (1992).
[47]M. Ueno, O. Kaneda, T. Ishikawa, K. Yamada, A. Yamada, M. Kimata, and M. Nanoshita, SPIE infrared Technol. XXI , vol. 636, pp. 2552, (1995).
[48]C. S. Byun, Y. I. Kim, W. J. Lee, and B.W. Lee : Jpn. J. Appl. Phys, vol. 36, pp. 5588, (1997).
[49]C. H. Chien, D. Y. Wang, M. J. Yang, P. Lehnen, C. C. Leu, S. H. Chuang, and T. Y. Huang : IEEE Electron Device Lett, vol. 24, no. 9, pp. 722, (2003).
[50]Ban-Chiang Lan, Chih-Yuan Huang, and San-Yuan Chen : J. Appl. Phys., vol. 94, pp. 6735, (2003).
[51]Kyu-Jeong Choi, Woong-Chul Shin, Jung-Hwan Yang, and Soon-GilYoona : Appl Phys. Lett, vol. 75, pp. 722, (1999).
[52]D. M. Fleetwood and S. Member : IEEE Transaction of Nuclear
Science., vol. 39, pp. 59-65, (1998).
[53]M. Y. Yang, S. B. Chen, C. L. Sun, B. C. Lan, and S. Y. Chen :
Electron Devices Meeting., pp. 3631-3634, (2001).
[54]T. Noguchi : Jpn. J. Appl. Phys., pt.2, vol. 32, no. 11A, pp. 1584-1587, (1993).
[55]A. Nakamura, F. Emoto, E. Fujii, and A. Tamamoto : IEDM Tech, pp. 847, (1990).
[56]S. W. Lee, T. H. Ihn, and S. K. Joo, IEEE Electron Device Lett., vol. 17. no. 8. pp. 407-409, (1996).
[57]S. W. Lee and S. K. Joo, IEEE Electron Device Lett., vol. 17, pp. 160-162, (1996).
[58]N. Kubo, N. Kusumoto, T. Inushima, and S. Yamazaki : IEEE Trans. Electron Devices., vol. 41, no. 10, (1994).
[59]W. G. Hawknis : IEEE Trans. Electron Devices., ED-33, pp. 477, (1986).
[60]N. Kudo, N. Kusumoto, T. Inushima, and S. Yamazaki : IEEE Trans. Electron Devices., vol. 40, pp. 1876-1879, (1994).
[61]I. W. Wu, W. B. Jackson, T. Y. Huang, A. G. Lewis, and A. Ciang : IEEE Electron Device lett., vol. 12, pp. 181-183, (1991).
[62]J. G. Fossum, A. Ortiz-Conde, H. Shicjijo, and S. K. Banerjee, IEEE Trans. Electron Devices., vol. 32, pp. 1878-1882, (1985).
[63]H. C. Cheng, F. S. Wang, and C. Y. Huang : IEEE Trans. Electron Devices., vol. 44, no. 1, pp. 64-68, (1997).
[64]H. N. Chern, C. L. Lee, and T. F. Lei : IEEE Electron Device Lett., vol. 14, pp.115-117, (1993).
[65]N. Sano, M. Sekiya, M. Hara, A. Kohno, and T. Sameshimac : Appl. Phys. Lett., vol. 66, pp. 2107, (1995).
[66]莊達人,“VLSI製造技術”,高立圖書股份有限公司,頁146-160,(1995)。
[67]J. A. Thornton : J. Vac. Sci. Technol., vol. 11, pp. 666-698, (1974).
[68]施敏著,張俊彥譯,“半導體元件之物理與技術”,儒林,頁425,(1990)。
[69]楊錦章,“基礎濺鍍電漿”,電子發展月刊第68期,頁13-40,(1983)。
[70]J. L. Vossen and W. Kern : Thin Film Process, Academic Press., pp. 134, (1991).
[71]F. Shinoki and A. Itoh:J. Appl. Phys., vol. 46, pp. 3381-3384, (1975).
[72]E. J. Bienk, H. Jensen, and G. Sorensen : Mater. Sci. and Eng., A 140, pp. 696-701, (1991).
[73]張莉毓,“氧化物中介層導電性薄膜材料對鐵電膜Ba(Ti,Sn)O3系電性之影響”,成功大學材料科學及工程研究所,碩士論文,(1999)
[74]D. J. Mcclure and J. R. Crowe : J. Vac. Sci. Technology, vol. 16, pp. 311-315, (1979).
[75]S. Kim and S. Baik : Thin Solid Films, vol. 266, pp. 205-211, (1995).
[76]M. S. Tsai, S. C. Sun, and T. Y. Tseng : J. Appl. Phys., vol. 82, pp. 3482-3487, (1997).
[77]K. H. Chen, C. H. Chang, Y. C. Chen, and C. M. Wang : IEEE Ultrason. Symp, 173 (2004).
[78]W. S. Choi, B. S. Jang, Y. Roh, J. Yi, and B. Hong : J. noncrystalline solids, vol. 303, pp. 190-193, (2002).
[79]陳聯祥,“以射頻磁控濺鍍技術製備鋯鈦酸鋇鐵電薄膜記憶元件之研究”,中山大學電機工程研究所,碩士論文,(1999)。
[80]游孝煊,“氧分壓、氧化鉍緩衝曾及釩摻雜對射頻濺鍍法生長鉍鑭鈦薄膜鐵電性質之影響”,成功大學材料科學及工程研究所,碩士論文,(2003)。
[81]W. S. Choi, J. Yi, and B. Hong : Materiald Science and Engineering B, vol. 109, pp. 146-151, (2004) .
[82]B. Grycz, Non-Equilibrium Process in Plasma Technology, ed., B. Gross, B. Grycz, and K. Miklossy : American Elsevier Publishing Co., Inc., N. Y., pp. 354-356, (1969).
[83]蔡承琪,“以射頻磁控濺鍍法製備(Ba,Sr)(Ti,Sn)O3晶片電容薄膜及其特性之探討”,碩士論文,(1999)。
[84]莊達人,“VLSI製造技術”,高立圖書股份有限公司,頁545-571,(1995)。
[85]J. D. Park, J. W. Kim, and T. S. Oh : Applications of Ferroelectrics, 2000. ISAF 2000. Proceedings of the 2000 12th IEEE International Symposium on., vol. 2, pp. 637-640, (2000).

[86]X. L. Zhong, X. J. Zheng, J. T. Yang, and Y. C. Zhou : J.Crystal Groeth, vol. 271, pp. 216-222, (2004).
[87]W. S. Choi, B. S. Jang, Y. Roh, J. Yi, and B. Hong : Journal of Non-Crystalline Solid, vol. 303, pp. 190-193, (2002).
[88]S. K. Ghandhi , VLSI Fabrication Principles : John Wiley & Sons, INC., pp. 522-575, (1994).
[89]N. Ichinose and T. Ogiwara : Jpn. J. Appl. Phys., vol. 32, pp. 4115-4117, (1993).
[90]P. Bhattacharta, T.Komeda, K. H. Park, and Y. Nishioka : Jpn J. Appl. Phys., vol. 32, pp.4103, (1993).
[91]M. C. Jun et al. : Appl. Phys. Lett., vol. 66, pp. 24, (1995).
[92]阿部東彥,家田正之,高正雄譯,“電漿化學”,復漢出版社,頁16,(1984)。
[93]S. B. Krupanidhi and M. Sayer : J. Appl. Phys., vol. 56, pp. 3308-3318, (1984).
[94]S. Park, C. S. Hwang, and H. J. Cho : Jpn J. Appl. Phys., vol.35, pp.1548, (1996).
[95]S. S. Park and S. G. Yoon : Jpn J. Appl. Phys, vol.39, pp. L1177-L1179, (2000).
[96]S. H. Paek, J. Won, K. S. Lee, J. S. Choi, and C.S. Park : Jpn J. Appl. Phys., vol. 35, pp. 5757-5792, (1996).
[97]T. Kuroiwa, Y. Tsunemine, T.Horikawa, T.Makita, J. Tanimura, N. Mikami, and K. Sato : Jpn J. Appl. Phys, vol. 33, pp. 5187-5191, (1994).
[98]Y. F. Kuo and T. Y. Tseng : Materials Chemistry and Physics., vol. 61, pp. 244-250, (1999)
[99]H. J. Chunga, J. H. Choib, J. Y. Leeb, and S. I. Wooa : Thin Solid Films, vol. 382, pp. 106-112 , (2001).
[100]K. C. Park and J. H. Cho : Appl Phys Lett., vol. 77, pp. 435, (2000).
[101]J. D. Byun, J. I. Yoon, S. Nahm, and J. C. Kim : Materials Research Bulletin., vol. 35, pp. 1755-1761, (2000).
[102]C. S. Hwang and S. H. Joo : J Appl Phys., vol. 85, pp. 2431-2436, (1999).
[103]J. H. Joo, J. M. Seon, Y. C. Jeon, K. Y. Oh, J. S. Roh, and J. J. Kim : Appl Phys Lett., vol. 70, pp. 3053-3055, (1997).
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔