跳到主要內容

臺灣博碩士論文加值系統

(35.172.136.29) 您好!臺灣時間:2021/07/25 01:11
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:賴重余
研究生(外文):Lai Chung-Yu
論文名稱:混合式SCLA
論文名稱(外文):A Hybrid Statistical Carry LookaheadAdder
指導教授:李博明
指導教授(外文):Lee Po-Ming
學位類別:碩士
校院名稱:南台科技大學
系所名稱:電子工程系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2007
畢業學年度:95
語文別:中文
論文頁數:60
中文關鍵詞:自我時序
外文關鍵詞:SCLAManchester
相關次數:
  • 被引用被引用:0
  • 點閱點閱:153
  • 評分評分:
  • 下載下載:11
  • 收藏至我的研究室書目清單書目收藏:0
SCLA(Statistical carry lookahead adder)是在1996 年提出的自我
時序(Self-time)加法器,其架構是以4Bit 為一個block,在運算完成
後會送出一個完成訊號來通知下一級電路,而且其運算時間會隨著輸
入訊號的不同而改變,由於其架構是以4Bit 為一個block 所以也擁有
不錯的可擴充性。
但是,SCLA 在設計上卻非常不易,因為其完成訊號是用類似延
遲對映(match delay)的方式來產生,此種方法是由延遲元件來依據運
算的時間來產生相對應的完成訊號,而在延遲元件的設計部份是非常
繁雜的。直至1999 年有人提出了使用MCC(Manchester carry chain)
來做為完成訊號的延遲依據,雖然表面上解決的設計上的困難,但是
實際上卻還是跟原來的架構有著同樣的問題,那就是在電路還沒運算
完成時,完成訊號卻因為延遲時間不足而超前送出。如此一來會造成
下一級的運算錯誤,不僅如此,新的架構還帶出新的問題。
本論文針對了1999 年所提出的SCLA 架構重新的提出了一些新的
架構,不僅可以有效的改善完成訊號因延遲時間不足而超前送出的問
題,也有效的提高的運算速度。並且也可以依據需求來搭配原有的架
構,交替使用。
Statistical carry lookahead adder(SCLA) is a Self-time adder that
proposed in 1996. It’s regard 4Bit as one block, so it will send a completed
message to notice the next stage after operation, and it would change the
operation time follow the different message input. It has a good extensible,
because it has regard 4Bit as one block.
SCLA is not easy to design, because it complete it’s message is
produce by match delay. This way is to produce the corresponding
completion signal according to the time for operation by match delay. Until
1999, somebody to bring up an idea, we can use Manchester carry
chain(MCC) to be the sand on delay of complete message. Although it
solve the problem of design on the surface but actually have the same
problem as the original one. When the circuit has not complete operation
yet, the signal advance of postpones time are not enough, thus will make
mistake of the next stage. Moreover the new structure still takes out of the
new problem.
This paper to bring up some new architecture, directed on SCLA
architecture. Not only can improve the problem of postpones time are not
enough to make advance to send, but also can raise the speed of an
operation. In addition, it can match the original architecture according to
the demand, use alternatively.
摘 要 i
Abstract ii
致 謝 iii
目 次 iv
表 目 錄 vi
圖 目 錄 vii
第一章 緒 論 1
1.1 研究動機與目的 1
1.2 本論文章節內容 2
第二章 SCLA 動作原理 3
2.1 SCLA 簡介 3
2.2 1996 所提出的SCLA 架構 3
2.3 1999 所提出的SCLA 架構 6
2.4 SCLA 缺陷之探討 7
第三章 SCLA 電路簡介 9
3.1 Carry Chain 電路簡介 9
3.1.1 Manchester carry chain 電路 9
3.1.2 動態Manchester carry chain 電路 10
3.1.3 靜態Manchester carry chain 電路 11
3.1.4 全N 型靜態Manchester carry chain 電路 11
3.1.5 互補式Manchester carry chain 電路 12
3.1.6 使用於SCLA 的Manchester carry chain 電路 14
3.2 PGK 電路簡介 14
3.2.1 Differential Cascode Voltage Switch Logic 13
3.2.2 PGK 電路 17
3.3 SUM 電路簡介 17
v
第四章 Carry Chain 與Delay Elemen 之改進 18
4.1 Carry Chain 之改進 18
4.2 Manchester carry chain 放電問題之改進 18
4.3 Manchester carry chain 完成訊號超前之改進 22
4.3.1 使用Manchester carry bypass 架構之改進 23
4.3.2 使用新型Manchester carry chain 之改進 24
4.4 使用Manchester carry bypass 之carry chain 26
4.5 Delay Elemen 之改進 29
第五章 NSCLA 29
5.1 SCLA 探討 29
5.1.1 SCLA 串接 29
5.1.2 完成訊號超前對SCLA 串接之影響 30
5.2 NSCLA 簡介 32
5.3 NSCLA 功能模擬 35
5.4 NSCLA 效能與比較 42
5.5 NSCLA 架構實現 46
5.5.1 晶片設計流程 47
5.5.2 晶片架構簡介 48
5.5.3 晶片佈局平面圖與腳位簡介 50
5.5.4 晶片測量方法 53
5.5.5 晶片測量結果 53
5.5.5.1 閂鎖效應 53
5.5.5.2 晶片失敗之探討 54
第六章 結論與總結 56
6.1 本論文研究之優點 56
6.2 本論文研究之優點 56
6.3 延伸研究之探討 57
參考文獻 59
1. Scott Hauck, “Asynchronous design methodologies: An overview,” In
Proceedings of the IEEE, 1995, 83(1):69-93.
2. Gloria. D. A., and Olivirri, M. “Statistical carry lookahead adders”, IEEE Trans.
Computers, C-45, (3), pp.340-347, 1996.
3. J. H. Won, and K. Choi, “Self-timed statistical carry lookahead adders using
multiple-output DCVSL”, Proceedings of the 6th International Conference on
VLSI and CAD, pp. 560-563, 1999.
4. Sung-Mo Lang, and Yusuf Leblebici, “CMOS Digital Integrated Circuits
Analysis and Design” , McGraw-Hill, 1998.
5. Escriba, J., and Carrasco, J.A., “Self-timed Manchester chain carry propagate
adder”, Electronics Letters, Volume 32, Issue 8, Page(s):708 - 71, 11 April
1996.
6. Corsonello, P. and Perri, S.; Cocorullo, G. “Efficient VLSI implementation of
statistical carry lookahead adder”, Electronics Letters, Volume 34, Issue 9,
Page(s):876 - 877, 30 April 1998.
7. Ruiz, G. A., “Compact four bit carry look-aheadCMOS adder in multiple-output
DCVS logic”, Electronics Letters, 1996, 32, (17), pp. 1556-1557.
8. Blair, G. M., “Circuit improvements for high-speed domino logic: for the
Manchester carry chain”, Electronics Letters, Volume 34, Issue 3, Page(s):247
- 248, 5 Feb. 1998.
9. 高鵬程、黃琪鈞、洪進華 譯,近代VLSI 設計 System-on-Chip 設計,全華
圖書出版公司,民89 年。
10. 吳忠浩、黃志宏、林炫旭、曾文榮 譯,數位設計原理,全華圖書出版公司,
民93 年。
11. Perri, S., Corsonello, P., Pezzimenti, F., and Kantabutra, V., “Fast and
energy-efficient Manchester carry-bypass adders”, Circuits, Devices and Systems,
IEE Proceedings [see also IEE Proceedings G- Circuits, Devices and Systems],
Volume 151, Issue 6, 15 Dec. 2004 Page(s):497 - 502, 15 Dec. 2004.
12. CIC 訓練課程(A001):Circuit Simulation and Analysis with HSPICE, Training
Manual,國研院國家晶片系統設計中心
13. CIC 訓練課程(A004):Full-Custom IC Design Concepts(for WS), Training
Manual,國研院國家晶片系統設計中心
14. 李博明、唐經洲,VLSI 設計概論實習,高立圖書出版公司,民94 年。
- 60 -
15. 李世鴻 譯,VLSI 電路與系統,全華圖書出版公司,民94 年。
16. Behrooz Parhami, “Computer Arithmetic”, Oxford University Press, New York,
2000.
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top