(3.229.120.26) 您好!臺灣時間:2021/04/10 23:02
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:吳柏翰
研究生(外文):Bo-Han Wu
論文名稱:使用適應性滑動視窗演算法之低功率渦輪解碼器晶片設計
論文名稱(外文):Chip Design for Low Power Turbo Decoder using Adaptive Sliding Window Algorithm
指導教授:李文達李文達引用關係
口試委員:陳建中劉遠楨黃育賢
口試日期:2007-06-14
學位類別:碩士
校院名稱:國立臺北科技大學
系所名稱:電腦與通訊研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2007
畢業學年度:95
語文別:中文
論文頁數:110
中文關鍵詞:渦輪碼解碼器低功率適應性滑動視窗演算法
外文關鍵詞:Turbo decodersLow-powerAdaptive sliding window algorithm
相關次數:
  • 被引用被引用:0
  • 點閱點閱:105
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
渦輪解碼器以其解碼產生的額外資訊,循環利用於疊代解碼,使其錯誤更正能力接近於仙農極限。本論文提出一種新型適應性視窗之渦輪解碼法,該一方法主要是偵測解碼器內部已收斂的視窗,並在疊代次數依然相同的情況下,藉由停止渦輪解碼器內部已收斂視窗的解碼程序,來達到低功率且高效能的訴求,之後,我們更進一步的提出可提高渦輪解碼吞吐量的適應性視窗渦輪解碼器架構,不只節省功率,更可縮短解碼平均的時間,來達到現今無線通訊系統高傳輸量的需求。
經由模擬數據及實體電路設計證明,所提出的適應性視窗解碼硬體只需增加整個渦輪解碼器4.7%的硬體,即可在訊雜比2.5dB、臨界值6時,相對於傳統八次疊代的渦輪解碼器,平均可以節省62.92%的後向計量值以及對數概似機率的計算次數,而加速解碼時,解碼平均時間只需傳統的42.63%即可。最後我們將我們所提出的適應性視窗渦輪解碼器先以Xilinx Veritx-4 FPGA進行驗證,再以TSMC 0.18um 1P6M製程,完成一顆適應性視窗演算法之渦輪碼解碼器晶片,驗證當系統工作在77MHz的頻率下時,其產能為4.3~13.76 Mb/s,而整個晶片含IO PAD的面積為 1.91x2.17平方公釐。
Turbo code was proposed by exchanging its extrinsic information between two phase iteratively, and well know as its high performance that near Shannon limit. In this paper, a new decoding algorithm using adaptive sliding window is proposed. This new algorithm can detect and skip the calculation of convergent window metrics with same time of iterations. Further more, we proposed a VLSI architecture that also increases the throughput of Turbo decoder.
Experimental results show that the new adaptive sliding window method only slightly increases 4.7% of the hardware resource, but much reduces the backward metrics and log likelihood ratio calculation times of the Turbo decoder. When we set threshold to 6 at SNR 2.5dB, 62.92% of Beta and LLR calculation can be skip or stop, 57.37% decoding time can be save in comparison with traditional Turbo decoder doing eight times of iterations. Finally, we have verified this architecture using Xilinx Vertix-4 evaluation board ML-402, and designed the decoder with TSMC 0.18um 1P6M process in cell base design flow. When this chip operate at 77MHz, throughput can reach 4.3~13.76 Mb/s, and whole chip size including IO PAD is 1.91x2.17mm^2.
中文摘要 i
英文摘要 ii
誌謝 iii
目錄 iv
表目錄 vii
圖目錄 viii
第一章 序論 1
1.1 研究動機 1
1.2 相關研究 2
1.3 論文架構 4
第二章 渦輪碼系統介紹 5
2.1 渦輪編碼器 5
2.2 渦輪解碼器 8
2.2.1 最大事後機率(MAP)演算法 9
2.2.2 對數化最大事後機率(Log-MAP)演算法 12
2.2.3 軟式輸入軟式輸出腓特比(SOVA)演算法 13
2.3 渦輪解碼器效能評估 15
2.3.1 交錯器與解交錯器 15
2.3.1.1 Block交錯器 15
2.3.1.2 Random交錯器 16
2.3.1.3 S-random交錯器 16
2.3.2 交錯器長度 17
2.3.3 限制長度與視窗長度 18
2.3.4 疊代次數 19
第三章 低功率解碼器設計考量策略 21
3.1 渦輪解碼器積體電路實現論述 21
3.1.1 Log-MAP演算法 22
3.1.2 滑動視窗演算法 24
3.2 終止疊代演算法 28
3.2.1 CE演算法 29
3.2.2 SCR演算法 29
3.2.3 HDA演算法 31
3.2.4 ME演算法 32
3.2.5 CRC-DHDD演算法 32
第四章 適應性視窗演算法 36
4.1 額外資訊特性 36
4.2 渦輪疊代解碼法 37
4.3 交互確認兩相視窗解碼完成 38
4.4 應用於渦輪解碼硬體程序 42
4.5 適應性視窗疊代法流程 44
4.6 適應性視窗疊代應用於提升吞吐量 47
4.7 臨界值的設定與效能、功率及吞吐量關係分析 49
4.7.1 自動偵測通道狀況改變其臨界值 50
4.7.2 針對不同通道環境設定適用的固定臨界值 54
4.7.3 通用臨界值的設定 63
第五章 適應性視窗渦輪解碼器架構設計 65
5.1 傳統渦輪解碼器架構 65
5.1.1 MAP外部硬體架構 66
5.1.1.1 交錯器記憶體與解交錯器記憶體 66
5.1.1.2 額外資訊記憶體、系統位元記憶體與同位檢查碼記憶體 67
5.1.2 MAP內部硬體架構 69
5.1.2.1 分支計量值計算單元 69
5.1.2.2 前向(後向)狀態計量值計算電路 71
5.1.2.3 對數概似比值計算電路 75
5.1.2.4 額外資訊計算電路 76
5.2 適應性視窗解碼器架構 77
5.3 控制訊號 79
5.4 控制記憶體產生考量 80
5.5 視窗檢查記憶體轉換控制訊號 82
5.6 前向計量值控制訊號產生 85
5.7 後向計量值與對數概似比率控制訊號產生 86
5.8 各計算單元的節能控制電路 88
第六章 適應性視窗渦輪解碼器設計驗證 90
6.1 FPGA設計流程 91
6.2 FPGA驗證方式 93
6.3 FPGA功能驗證結果 95
6.4 FPGA使用資源比較 96
6.5 FPGA功率驗證結果 98
6.6 標準元件設計流程 100
6.7 標準元件設計結果 102
6.8 標準元件功率分析結果 106
第七章 結論 108
參考文獻 109
[1]C. E. Shannon, “A mathematical theory of communications – part I,” Bell Systems Technical Journal, vol. 27, pp. 379-423, 1948.
[2]C. Berrou, A. Glavieux, and P. Thitimajshima, “Near Shannon limit error-correcting coding and decoding: Turbo codes,” IEEE International Communications Conference, pp. 1064-1070, 1993.
[3]L. Bahl, J. Cocke, F. Jelinek, and J. Raviv, “Optimal decoding of linear codes for minimizing symbol error rate,” IEEE Transaction on Information Theory, vol. IT-20, pp. 284-287, March 1974.
[4]Robertson, P. Villebrun, E., and Hoeher, P., “A comparison of optimal and suboptimal MAP decoding algorithms operating in the log domain,” IEEE International Conference on communication , vol. 2, pp. 1009-1013, 1995.
[5]Dawid H., Meyr H, “Real-time algorithms and VLSI architectures for soft output MAP convolutional decoding,” Sixth IEEE International Symposium on Personal, Indoor and Mobile Radio Communications, vol. 1 pp. 193-197, 1995.
[6]J. Viterbi, “An intuitive justification and a simplified implementation of the MAP decoder for convolutional codes,” IEEE Journal on Selected Areas in Communication, vol. 16, pp. 260-264, Feb. 1998.
[7]G.. Masera, G. Piccinini, M. R. Roch, and M. Zamboni, “VLSI architectures for Turbo codes,” IEEE Transactions on VLSI Systems, vol. 7, No. 3, pp. 369-379, Sep. 1999.
[8]G.. Masera, M. Mazza, G.. Piccinini, F. Viglione, and M. Zamboni, “Architectural strategies for low-power VLSI Turbo decoders,” IEEE Transactions on VLSI Systems, vol. 10, No. 3, pp. 279-285, June 2002.
[9]Si-Han Yu and Ying Li, “Iteration stopping algorithm for Turbo decoding,” Institute of Electrical Engineering Yuan-Ze University, pp. 22-65, 2002.
[10]J. Hagenauer, E. Offer, L. Papke, “Iterative decoding of binary block and convolutional codes,” IEEE Transaction on Information Theory, vol. 42, no. 2, pp. 429-445, March 1996
[11]R.Y. Shao, S. Lin, M.P.C. Fossorier, “Two simple stopping criteria for turbo decoding”, IEEE Transaction on Communication, vol. 47, no. 8, pp. 1117-1120, Aug. 1999.
[12]Fengqin Z., Fair, I.J., “Techniques for early stopping and error detection in turbo decoding”, IEEE Transactions on Communications, vol. 51, Issue 10, Page(s):1617 – 1623, Oct. 2003.
[13]Wen-Ta Lee, Ming-Chang Lee, Chien-Liang Yeh, Yuh-Shyan Hwang, Chia- Chun Tsai and Trong-Yen Lee, “A New Efficient Normalization VLSI Architecture for MAP Decoder,” in Proc. of International Symposium on Communications, paper 00142, Nov. 2005.
[14]Ibrahim A. Al-Mohandes and Mohamed I. Elmasry, “A new efficient dynamic iterative technique for Turbo decoders,” Midwest Symposium on Circuit and Systems, Fvol. 3, pp. 180-183, Aug. 2002.
[15]S. Benedetto, R. Garello, G. Montorsi, “A search for good convolutional codes to be used in the construction of turbo codes,” IEEE Transactions on communication, vol 46, pp.1101 - 1105, Sep. 1998.
[16]Z. Wang, H. Suzuki, and K. Parhi , “Decoding metrics and their applications in VLSI Turbo codes.” IEEE International Conference on Acoustics, Speech, and Signal Processing, Vol 6, pp.3370 – 3373, Jun. 2000.
[17]3gpp Specifications. 3rd generation partnership project. [Online]. Avail¬able: http://www.3GPP.org
[18]J. Hagenauer, “Rate-Compatible Punctured Convolutional Codes (RCPCCodes) and their Applications,” IEEE Transaction on Communication, vol. 36, Issue 4, pp. 389 – 400, Apr. 1988.
[19]J. Hagenauer, and P. Hoeher, “A Viterbi algorithm with soft-decision outputs and its application,” IEEE Global Telecomunnications Conference, pp. 1680-1686, Nov. 1989.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 王漢源(1997)〈組織學習與種子效應〉,《游於藝–公務人力發展中心報導》,第三期。
2. 詹中原(2002)〈政府再造的新思維〉,《國家政策論壇》第二卷第四期,2002/04。【線上資料】,http://www.npf. org.tw/monthly/00204
3. 李昂(2005)〈公共部門組織的意象(一):從組織文化至組織變革〉,《行政試訊》,【線上資料】,首席文化出版社。http://www.exam-
4. 鍾燕宜(1996),〈學習型組織的意涵與批判(上)〉,《人事管理》,33(9), 頁3309-4一3309-19。
5. 簡文強、許苑娥(2005),〈國際瞭望:以更創新思維爭取跨國企業研發投資的策略做法〉,《技術尖兵雜誌》,2005年12月號,第132期,頁18-20。台北:經濟部技術處。
6. 高明智(2000),〈痛苦的奧莉薇雅-CKO你在哪裡〉,《管理雜誌》,第315期,頁28-33。
7. 林建揚(2005),〈科專政策:如何強化我國產學合作以促進產業發展-以經濟部學界科專推動方式為例〉,《技術尖兵雜誌》,2005年10月號,第130期,頁21-25。
8. 林欣吾(2005),〈挑戰創新高價值:培養全方位深度與多元能量〉,《技術尖兵雜誌》,2005年10月號,第130期,頁25。台北:經濟部技術處。
9. 吳明烈(2003),〈新學習文化的塑造與發展:終身學習取向〉,《教育研究集刊》,49(4),127-152。
10. 朱愛群(1997),〈學習型組織意涵之探索〉,《警學叢刊》 27(5),頁 153-173。
11. 魏惠娟(1998),邁向學習型組織的教育行政領導,頁135-172。台北:教育政策論壇。
 
系統版面圖檔 系統版面圖檔