跳到主要內容

臺灣博碩士論文加值系統

(18.97.14.86) 您好!臺灣時間:2025/02/07 22:54
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:莊芳玲
研究生(外文):Fang-Ling Chuang
論文名稱:以自時系統實作IEEE802.15.4之媒體存取層
論文名稱(外文):DESIGN AND IMPLEMENTATION OF SELF-TIMED MEDIA ACCESS CONTROL LAYER OF IEEE 802.15.4
指導教授:鄭福炯鄭福炯引用關係
指導教授(外文):Fu-Chiung Cheng
學位類別:碩士
校院名稱:大同大學
系所名稱:資訊工程學系(所)
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2007
畢業學年度:95
語文別:中文
論文頁數:81
中文關鍵詞:IEEE802.15.4 自時系統
外文關鍵詞:IEEE802.15.4 Self-Timed System
相關次數:
  • 被引用被引用:0
  • 點閱點閱:195
  • 評分評分:
  • 下載下載:25
  • 收藏至我的研究室書目清單書目收藏:1
隨著無線網路的快速發展,縮短了人與人之間的距離,也加速經濟與社會的發展。但是,在追求更高的傳輸率與更遠的傳播距離的同時,如何有效的降低消耗功率,更是刻不容緩的課題。
IEEE802.15.4就是針對短距離、低傳輸率的需求所提出來的通訊協定,希望達到低功率的訴求。
但是,目前市面上都把媒體存取層以上的通訊協定,放在微處理器上執行。眾所周知,目前的處理器仍以同步電路為主,大量的計時器線路,將產生很大的電磁干擾,導致射頻部分必須提高功率以解決電磁干擾的問題,而提高功率的結果,將會縮短電池的壽命。
因此,如果能將媒體存取層的部分改由非同步電路,或自時電路來設計,將會大幅的改善功率消耗的問題。
本論文採用爪哇語言(Java)來實作IEEE802.15.4的媒體存取層,並透過由本實驗室所研發設計出來的SOCAD tool,將它轉換成自時系統的VHDL線路,藉以達到低功率的目標。
With the rapid development of wireless network, the problem of power consumption becomes more and more important.
IEEE 802.15.4 is the standard that focuses on the transmission of short-range and low data-rate.
Most of the products that claim to follow the standard of IEEE 802.15.4 in the markets now design the protocol in the microprocessors. Besides, almost all of the microprocessors are in synchronous system technology. Therefore, the circuit of Radio Frequency must raise power to reduce the interference. It causes the result that the lifespan of the batteries to be cut down.
Therefore, if we use asynchronous circuits or self-timed circuits to design the Media Access Control (MAC) layer, these problems will be solved.
Based on the above reasons, the thesis proposes a solution. We design and verify the MAC layer with Java language. Then, we use the SOCAD tool developed by our laboratory to compile the Java program into self-timed VHDL circuits to achieve the goal of low power consumption.
摘要 ii
ABSTRACT iii
致謝 iv
目錄 v
圖片目錄 ix
表格目錄 xiii
程式目錄 xiv
第一章 緒論 1
1.1 研究動機 1
1.2 研究方法 2
1.3 論文結構 3
第二章 背景知識 4
2.1 IEEE 802.15.4簡介 4
2.1.1 IEEE 802.15.4的基本特性 4
2.1.2 IEEE 802.15.4 的WPAN成員 5
2.1.3 媒體存取層的主要任務 6
2.1.4 媒體存取層的服務規格 6
2.1.5 媒體存取層的訊框結構 8
2.2 自時系統簡介 12
2.3 ACEX EP1K100QC 208-3簡介 13
2.4 RF傳送接收模組 14
2.4.1 重要PIN腳說明 14
2.4.2 初始化過程 15
2.4.3 資料的傳送 16
2.4.4 資料的接收 16
第三章 SOCAD TOOL 18
3.1 SOCAD概述 19
3.2 SOCAD的設計流程 20
3.3 爪哇程式轉活動圖 22
3.4 活動圖轉硬體元件圖 24
3.5 硬體元件圖轉VHDL 25
3.6 最佳化 26
第四章 系統設計 28
4.1 工作平台 28
4.2 系統方塊圖 29
4.3 自時系統與同步系統之間的介面 30
第五章 系統實作 33
5.1 設計概述 33
5.2系統成員之簡介 33
5.2.1 MacTop 33
5.2.2 RxPkt 35
5.2.3 TxPkt 35
5.2.4 RfSpi 36
5.2.5 SpiClkGen 36
5.2.6 MacLayer 38
5.3 流程圖 40
5.3.1 協調者的流程圖 40
5.3.2終端裝置的流程圖 41
5.4 Simulation結果 42
5.4.1 RF初始化的Simulation結果 42
5.4.2 Ack. Frame的simulation結果 43
5.4.3 Data Frame的simulation結果 43
5.5 最佳化 45
5.5.1 方法一 45
5.5.2 方法二 47
5.5.3 方法三 49
5.6 以同步電路實作的結果 51
5.7 實驗結果 53
第六章 應用 55
6.1 應用一 55
6.1.1 圖形使用者界面 55
6.1.2 以ZigBee 為終端裝置 56
6.1.3 操作流程與結果 56
6.2 應用二:無線Uart 59
6.2.1操作流程 60
6.2.2 操作結果 60
6.3 未來的應用 60
第七章 結論、應用與未來的工作 62
7.1 結論 62
7.2 未來的工作 63
參考文獻 65
[1].IEEE Standard for Information technology—Telecommunications and information exchange between systems—Local and metropolitan area networks—Specific requirements Part 15.4: Wireless Medium Access Control (MAC) and Physical Layer (PHY) Specifications for Low-Rate Wireless Personal Area Networks (LR-WPANs), IEEE. 1 October 2003
[2].Ivan E. Sutherland and Jo Ebergen, Computers Without Clocks, Asynchronous Chips Improve Computer Performance by Letting Each Circuit Run As Fast As It Can, From Scientific American, August 2002.
[3].SoCAD, A CAD tool for SoC Design, 4C Lab of CSE department of Tatung University, http://4c.cse.ttu.edu.tw/snipsnap/space/SoCAD
[4].SPI-Serial Peripheral Interface, http://www.mct.net/faq/spi.html.
[5].ACEX 1K Programmable Logic Family Data Sheet, http://www.altera.com
[6].MC13192 RF Daughter Card Fact Sheet, http://www.freescale.com
[7].ITRS (2001), International Technology Roadmap for Semiconductors, 2001 Edition, pp. 285~317.
[8].Chih-Chiang Nien. Compiling Java Programs into Modified Activity Diagrams, Master Thesis, CSE department of Tatung University, June 2003.
[9].Shu-Ming Chang. Compiling Activity Diagrams into Self-timed Systems in VHDL. Master Thesis, CSE department of Tatung University, June 2003.
[10].Ming-Hsiu Chiang. Design and Implementation of Optimization Algorithms in a CAD Tool for System-on-Chip Design, Master Thesis, CSE department of Tatung University, June 2003.
[11].Jens Muttersbach, Thomas Villiger, Hubert Kaeslin, Norbert Felber, and Wolfgang Fichtner. Globally-Asynchronous-Locally-Synchronous Architectures to Simplify the Design of On-Chip Systems, in Proceedings of the 12th IEEE International ASIC/SOC Conference, pp.317~321, Sept. 1999.
[12].Simon Moore, George Taylor, Robert Mullins, Peter Robinson. Point to Point GALS Interconnect, in Proc. of Int. Symp. on Asynchronous Circuits and Systems, pp. 769~775, Apr. 2002.
[13].Tiberiu Chelcea, Steven M. Nowick, “Robust interfaces for mixed-timing systems” IEEE Transactions on Very Large Scale Integration (VLSI), Volume 12, Issue 8, pp. 857~873, Aug. 2004.
[14].Ruei-Jyun Lin. Design and Implementation of Interfaces for Mixed-clock and Asynchronous to Synchronous Systems, Master Thesis, CSE department of Tatung University, June 2005.
[15].MC13192-MC13193 Reference Manual, http://www.freescale.com
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top