跳到主要內容

臺灣博碩士論文加值系統

(100.24.118.144) 您好!臺灣時間:2022/12/06 05:39
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:張偉漢
研究生(外文):Wei-Han Chang
論文名稱:應用於藍光光碟機技術之里德所羅門碼解碼器及其高速有限場乘法器設計
論文名稱(外文):The Design of High-Speed Finite Field Multiplier and Reed-Solomon Decoder for Blu-ray Disc Application
指導教授:楊博惠
指導教授(外文):Po-Hui Yang
學位類別:碩士
校院名稱:國立雲林科技大學
系所名稱:電子與資訊工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2007
畢業學年度:95
語文別:中文
論文頁數:102
中文關鍵詞:里德所羅門碼前饋式錯誤更正技術
外文關鍵詞:Forward Error CorrectionReed-Solomon Code
相關次數:
  • 被引用被引用:0
  • 點閱點閱:231
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
里德所羅門碼它具有可以修正突發性的連續錯誤(Burst Error)特性,因此它被應用於目前最新高容量且高速地址預制溝槽(ADdress in Pre-groove, ADIP)的規格之藍光光碟機(Blu-ray Disc, BD)中。則基於藍光光碟機之規格,設計里德所羅門碼解碼器,而解碼器電路之解碼瓶頸在於其中的有限場乘法器。所以本論文針對正交基底下運算之有限場乘法器,以全客戶的方式實現有限場乘法器電路。論文中完成了parallel架構之電路設計,搭配我們所設計的高速多輸入的XOR閘,使整體有限場乘法器之操作速度可高達1-GHz。最後我們將此高速有限場乘法器加到解碼器中,模擬結果印證本論文所設計的有現場乘法器成功的應用在高速藍光光碟規格下之里德所羅門解碼器架構及其電路。
Reed-Solomon (RS) Codes has an important characteristic that can correct the Burst Error, thus it is applied in newly high capacity and high speed Address in Pre-groove (ADIP) in Blu-ray Disc (BD). In the high decoding speed application, as Blu-ray Disc, the bottleneck of RS decoder is finite field multiplier (FFM).
In this thesis, we focus on the high speed FFM design under Normal Base. Using full-custom design methodology, we design the parallel architecture of RS decoder with high speed multi-input XOR, and our new FFM can work up to 1-GHz. We adopt this new high speed FFM in a Blu-ray Disc RS decoder, the simulation results confirms the effective of our work.
摘 要 i
Abstract ii
誌 謝 iii
目 錄 iv
表 目 錄 vii
圖 目 錄 viii
符號說明 xi
第一章 緒論 1
1.1 前言 1
1.2 研究動機 1
1.3 研究方法 2
第二章 有限場與里德所羅門碼 6
2.1 有限場(Galois-field or Finite Field) 6
2.1.1 群(Groups)、環(Ring)、場(Fields) 6
2.1.2 同餘運算(Modular Arithmetic) 11
2.1.3 歐基里德(Euclid)演算法 16
2.1.4 有限場GF(p) 19
2.1.5 多項式運算 25
2.1.6 有限場GF(2^n) 29
2.2 里德所羅門碼 34
2.3 里德所羅門編碼 35
第三章 里德所羅門解碼電路 39
3.1 里德所羅門碼之解碼運算 39
3.2 IBMA解碼演算法 42
3.3 SIBMA解碼演算法 44
3.4 EA 和 MEA 解碼演算法 46
3.4.1 EA(Euclidean Algorithm) 46
3.4.2 MEA(Modified Euclidean Algorithm) 48
3.5 里德所羅門解碼電路實現 51
第四章 有限場乘法器 63
4.1 標準基底 63
4.1.1 Fully Parallel 有限場乘法器 64
4.1.2 Semisystolic Architectures有限場乘法器 65
4.2 正交基底 69
4.2.1 The Reordered Normal Basis 69
4.2.2 Multiplication in the Reordered Normal Basis 70
4.2.3 Architectures for Reordered Normal Basis 72
4.3 改良型高速有限場乘法器 76
第五章 電路實現 80
5.1 高速邏輯電路設計 80
5.1.1 四輸入XOR閘電路模擬 80
5.1.2 兩輸入XOR閘與AND閘電路模擬 88
5.2 高速有限場乘法器電路實現 91
5.3 電路之佈局設計 93
5.3.1 四輸入XOR閘 93
5.3.2 高速有限場乘法器細胞元電路 94
5.3.3 高速有限場乘法器 95
5.4 用於藍光光碟機之里德所羅門解碼電路設計 97
第六章 結論 99
參考文獻 100

表1. 1 里德所羅門碼於目前消費性電子之應用 4
表2. 1 Zn的整數集合中,同餘運算的特性 15
表2. 2 GF(7)的算術運算-模數為7的同餘加法運算 23
表2. 3 GF(7)的算術運算-模數為7的同餘乘法運算 23
表2. 4 GF(7)的算術運算-模數為7的加法與乘法反元素 24
表3. 1 各解關鍵方程式演算法硬體效能比較 62
表4. 1 在reordered Normal Basis下所有架構之複雜度比較 76
表4. 2 各有限場乘法器之模擬結果 78
表4. 3 有限場乘法器之複雜度比較表 79
表5. 1 各種四輸入XOR的模擬結果 86
表5. 2 不同的四輸入XOR比較表 87
表5. 3 Full Parallel有限場乘法器比較表 92
表5. 4 使用不同基底有限場乘法器之里德所羅門解碼器比較表 98

圖1. 1 錯誤更正碼在數位通訊系統位置 3
圖2. 1 群、環、場 10
圖2. 2 a=qn+r,0<=r<n的關係 11
圖2. 3 Euclid演算法流程圖 19
圖2. 4 在GF(p)中求乘法反元素之流程圖 22
圖2. 5 多項式之Euclid演算法流程圖 29
圖2. 6 Euclid演算法求乘法反元素之流程圖 32
圖2. 7 線性區塊碼編碼示意圖 35
圖2. 8 里德所羅門碼編碼電路方塊圖 37
圖3. 1 里德所羅門之解碼演算法 39
圖3. 2 IBMA演算法之電路示意圖 44
圖3. 3 SIBMA演算法之電路示意圖 46
圖3. 4 MEA電路架構示意圖 50
圖3. 5 里德所羅門解碼器使用EA 51
圖3. 6 里德所羅門解碼器使用MEA 51
圖3. 7 (a) 歐基李德除法模組, (b) 歐基李德乘法模組, (c) 歐基李德演算法區塊 53
圖3. 8 Modified Euclidean algorithm processing 細胞元電路 54
圖3. 9 A pipelined fully-parallel 有限場乘法器電路於GF(2^8) . 55
圖3. 10 MEA Processing Element之電路架構 56
圖3. 11 MEA Block Cell 模擬結果 58
圖3. 12 PrME Algorithm電路架構 61
圖4. 1 有限場乘法運算種類 63
圖4. 2 Fully Parallel有限場乘法器電路 65
圖4. 3 低位元優先乘法細胞元電路 67
圖4. 4 低位元優先乘法電路於GF(2^8) 68
圖4. 5 並進串出有限場乘法器架構 72
圖4. 6 串進並出有限場乘法器架構 73
圖4. 7 字元並進串出有限場乘法器電路於GF(2^6) 74
圖4. 8 Full Parallel架構之有限場乘法器電路細胞元 75
圖4. 9 Full Parallel有限場乘法器電路 77
圖4. 10 高速有限場乘法器電路 79
圖5. 1 四輸入XOR使用CMOS 81
圖5. 2 四輸入XOR使用CMOS模擬結果 81
圖5. 3 四輸入XNOR使用Pseudo NMOS 82
圖5. 4 四輸入XNOR使用Pseudo NMOS模擬結果 83
圖5. 5 四輸入XOR使用PTL 84
圖5. 6 四輸入XOR使用PTL模擬結果 84
圖5. 7 四輸入XOR使用DCVSPG 85
圖5. 8 四輸入XOR使用DCVSPG模擬結果 86
圖5. 9 (a) 兩輸入的XOR 閘組成的XOR tree (b) 四輸入XOR 87
圖5. 10 原始的電路連接方式 88
圖5. 11 改良為較短且較平衡的路徑 89
圖5. 12 兩輸入XOR閘使用DCVSPG 89
圖5. 13 兩輸入XOR閘使用DCVSPG模擬結果 90
圖5. 14 兩輸入AND閘使用DCVSPG 90
圖5. 15 兩輸入AND閘使用DCVSPG模擬結果 91
圖5. 16 高速有限場乘法器之pre-sim模擬結果 92
圖5. 17 四輸入 XOR電路之佈局 93
圖5. 18 高速有限場乘法器細胞元電路之佈局 94
圖5. 19 高速有限場乘法器電路之佈局 95
圖5. 20 高速有限場乘法器之post-sim結果 96
圖5. 21 藍光光碟機資料前端處理器方塊圖 97
[1]Hanho Lee, “High-speed VLSI architecture for parallel Reed-Solomon decoder” , IEEE Trans. on VLSI Systems, vol. 11, pp. 288 - 294, April 2003.
[2]Hsie-Chia Chang, C. Bernard Shung, and Chen-Yi Lee, “A Reed–Solomon Product-Code (RS-PC) decoder chip for DVD applications”, IEEE Journal of Solid-State Circuits, vol. 36, no. 2, Feb. 2001.
[3]Taegeun Park, “Design of the (248, 216) Reed-Solomon decoder with erasure correction for blue-ray disc”, IEEE Trans. on Consumer Electronics, vol. 51, no. 3, Aug. 2005.
[4]W. Stallings, Cryptography and Network Security, Englewood Cliffs, NJ, Prentice Hall, 1999
[5]S. Lin, D. J. Costello, JR, Error Control Coding , Englewood Cliffs, NJ, Prentice Hall, 1983
[6]Srinivasan. M., Sarwate. D.V.,” Malfunction in the Peterson-Gorenstein-Zierler decoder”, IEEE Trans. on Information Theory, vol. 40, pp. 1649 – 1653, Sep 1994
[7]Hsie-Chia Chang and C. Bernard Shung, “New serial architecture for the Berlekamp–Massey algorithm”, IEEE Trans. on Commun., vol. 47, no. 4, Apr. 1999.
[8]Hanho Lee, “An area-efficient Euclidean algorithm block for Reed–Solomon decoder”, IEEE Computer Society Annu. Symp. VLSI, pp. 209–210, Feb. 2003
[9]VLSI design of inverse-free Berlekamp-Massey algorithm, IEE PROCEEDINGS-E, vol. 138, No. 5, SEPTEMBER 1991
[10]Inversionless decoding of both errors and erasures of Reed-Solomon code, IEEE Transations on Communications, vol. 46, no. 8, Aug 1998
[11]H. Lee, M. L. Yu, and L. Song, “VLSI design of Reed–Solomon decoder architectures”, IEEE Int. Symp. Circuits Syst., vol. , pp. 705–708, May 2000.
[12]Hanho Lee; “A high-speed low-complexity Reed-Solomon decoder for optical communications”, IEEE Trans. on Circuit and Systems, vol.52 , pp. 461–465, Aug 2005
[13]H. T. Kung, "Why systolic architectures?", IEEE Comput. Mag., vol. 15, pp. 37-46, Jan. 1982.
[14]Jain, S.K., Song, L., Parhi, K.K., “Efficient semisystolic architectures for finite-field arithmetic”, IEEE Trans. on VLSI Systems, vol. 6, pp. 101 - 113, March 1998.
[15]H. Wu; Hasan, M.A.; Blake, I.F.; S. Gao;” Finite field multiplier using redundant representation”, IEEE Trans. on Computers, , vol. 51 ,pp. 1306-1316, Nov 2002
[16]Namin, A.H.; H. Wu; Ahmadi, M.;” High Speed Word-parallel Bit-Serial Normal Basis Finite Field Multiplier and Its FPGA Implementation,” Conference Record of the Thirty-Ninth Asilomar Conference on Signals, Systems and Computers., pp. 1338-1341, Nov 2005
[17]Namin, A. H. ; H. Wu ; Ahmadi, M. ;” Comb Architectures for Finite Field Multiplication in F2m”, IEEE Trans. on Computers, pp. 1-1 2007
[18]Wu, H.; Hasan, M.A.; Blake, I.F.;” New low-complexity bit-parallel finite field multipliers using weakly dual bases”, IEEE Trans. on Computers, vol. 47 ,pp. 1223-1234, Nov 1998
[19]J. L. Massey and J. K. Omura, "Computational method and apparatus for finite field arithmetic," U.S. Patent application, submitted 1981.
[20]Wang, C.C.; Troung, T.K.; Shao, H.M.; Deutsch, L.J.; Omura, J.K.; Reed, I.S., “ VLSI Architectures for Computing Multiplications and Inverses in GF(2m)”, IEEE Trans. on Computers, vol. C-34 ,pp. 709-717, Aug 1985
[21]M. Feng, “A VLSI Architecture for Fast Inversion in GF.2m.,”IEEE Trans. Computers, vol. 38, pp. 1383-1386, 1989.
[22]G.B. Agnew, R.C. Mullin, I. Onyszchuk, and S.A. Vanstone, “An Implementation for a Fast Public Key Cryptosystem,” J. Cryptology, vol. 3, pp. 63-79, 1991.
[23]W. Geiselmann and D. Gollmann, “VLSI Design for Exponentiation in GF.2m.,” Proc. AUSCRYPT ’90, pp. 398-405, 1990.
[24]Kuo-Hsing Cheng, Ven-Chieh Hsieh, “High efficient 3-input XOR for low-voltage low-power high-speed applications”, AP-ASIC , pp. 166 – 169 Aug 1999.
[25]Fang-Shi Lai; Wei Hwang; “Design and Implementation of Differential Cascode Voltage Switch with Pass-Gate (DCVSPG) Logic for High-Performance Digital Systems”, IEEE Journal of Solid-State Circuits, vol. 32, pp. 563 – 573, April 1997
[26]Goang Seog Choi; Joo Seon Kim; Hyun Jeong Park; Young Jun Ahn; Hyun Soo Park; Jum Han Bae; In Sik Park; Dong Ho Shin, “A 0.18-um CMOS front-end processor for a Blu-Ray Disc recorder with an adaptive PRML”, IEEE Journal of Solid-State Circuits, vol. 40, pp. 342 – 350, Jan. 2005
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top