(3.232.129.123) 您好!臺灣時間:2021/03/04 17:28
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:陳家慶
研究生(外文):Jia-Qing Chen
論文名稱:MCS51相容微控制器架構之設計與實作
論文名稱(外文):Design and implement MCS51 Compatible Micro-Processor
指導教授:劉漢平
指導教授(外文):Han-Ping Liu
學位類別:碩士
校院名稱:中華技術學院
系所名稱:電子工程研究所碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:83
中文關鍵詞:MSC51微處理器FPGASoftcore
外文關鍵詞:MCS51 micro-processorFPGASoftcore
相關次數:
  • 被引用被引用:0
  • 點閱點閱:212
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:46
  • 收藏至我的研究室書目清單書目收藏:0
MCS51系列控制器,僅管推出多年,但在中低階的工業控制及簡單的消費電子產品中都還是主流控制器之一。有許多公司以MCS51微控制器為本,根據各種需求,設計出不同版本但相容的微控制器,顯然它還有相當規模的市場。因此本篇論文研究重點嚐試以FPGA晶片為硬體平台,設計一個完全相容MCS51指令集的Softcore。
在研究過程中,先對MCS51微控制器進行分析,以確定專案的設計條件,對其架構加以修改。本研究對特殊功能暫存器存取動作進行修改,使用多組資料匯流排,以同時存取多個暫存器。因應上述架構,我們也必需修改部分指令集動作細節與定址模式。經過硬體架構的改良,我們可以提高系統時脈頻率及縮短機器週期,來提升執行效能。最後進行驗證工作,來完成此一Softcore。
目前此設計採用同步電路,動作時脈可達到標準MSC51最高時脈的兩倍,再加上降低了指令執行所需的時脈數,使Softcore的效能增加不少。
本專案降低了電路複雜度,成本及功耗,並增加其執行效能。另外,也將其他週邊電路製作在晶片內,使得整個控制系統皆嵌於單一晶片內,成為一SOC晶片。
MCS51 compatible micro-processor has been launched for many years. However, it seems to be the major MCU (micro controller unit) commonly used in the low-end industrial control and simple consumer electronics products. Many semiconductor corporations have developed different MCUs, usually for their customized requirements, modified from the standard MCS51 MCU. In this paper, we use a FPGA chip to implement a MCS51 compatible micro-processor. After analysis of the project, we revised the access method of SFR (Special Function Register). Due to the multiple buses built in, we may access multiple registers at the same time. Because of the change of bus structure, we also have to modify addressing mode and operation of some instructions. After the improvement, we can increase the maximum system clock rate and decrease machine cycle time. Finally, we have finished the project with suitable synthesis and verification.
The performance of the soft core is improved due to the synchronous circuit design, doubled maximum system clock rate compared with standard MCS51, and less execution of the instructions.
In this project, we reduce circuit complexity, cost and power consumption. Companied with the other embedded peripherals as control units, the FPGA becomes a SOC chip.
目次

致謝.............................i
摘要.............................ii
英文摘要..........................iii
目次..............................iv
表目錄............................vi
圖目錄............................vii
第一章 前言.......................1
第二章 研究相關內容................3
第一節 簡述MCS51微控制器........3
壹、MCS51性能概述.........3
貳、MCS51的架構...........4
參、MCS51指令集...........6
第二節 HEX文件的說明............9
第三節 可編程器件與與硬體描述語言簡介.........11
第四節 Quartus II軟體介紹.......14
第三章 設計與實作..................16
第一節 指令解碼方法.............16
第二節 暫存器的設計.............17
壹、累積器................20
貳、B暫存器...............22
參、資料指標器.............24
第三節 程式狀態字組與工作暫存器的選擇方式......35
第四節 ALU的設計................27
第五節 計時/計數器的設計.........35
第六節 程式計數器的設計..........38
第七節 程式分支.................40
第八節 中斷分析.................42
第九節 匯流排設計...............48
第十節 其他設計相關.............51
第四章 實驗與模擬結果..............53
第一節 整體架構.................53
第二節 指令整理.................55
第三節 設計環境與FPGA選擇........59
第四節 專案模擬.................62
第五節 結果討論.................71
第五章 結論與未來展望...............76
第一節 研究過程的整理與觀念.......76
第二節 未來展望..................79
參考文獻...........................81
[1] 林銘波,“微算機基本原理與應用”,全華出版社,ISBN 957-21-4783-8。
[2] 陳俊勝,“數位設計原理與應用”,儒林出版社,ISBN 957-49-9741-3。
[3] 張元騰,“低耗電量非同步嵌入式處理器SA8051設計與實作”,國立交通大學資訊工程學系碩士論文,2005年。
[4] 張博翔,“加強型8位元微控制器及其系統晶片整合”,國立中山大學資訊工程學系碩士論文,2006年。
[5] 湯志忠、楊春武,“開放式實驗CPU設計”,北京 清華大學出版社,
ISBN 978-7-302-15105-0。
[6] 廖裕評、陸瑞強,“系統晶片設計-使用QUARTUS II”,全華出版社,
ISBN 957-21-4482-1。
[7] 資訊工業策進會,http://www.iii.orq.tw
[8] 鐘富昭,“8051基本原理與軟硬體設計大全”,全華出版社,ISBN957-21-4783-8。
[9] Altera Co.,“Device Documentation”,http://www.altera.com
[10] David A. Patterson、John L. Hennessy,“計算機組織與設計-軟硬體介面-”,
碁峰出版社,ISBN 957-566-396-9。
[11] H. van Gageldonk、K. van Berkel、A. Peeters、D. Baumann、D. Gloor、
G. stegmann,“Annasynchronous low-power 80C51 microcontroller”,1998。
[12] Intel Co.,“Intel○R MCS○R MCS51/251 microcontroller”,
http://www.intel.com/design/mcs51/
[13] J. Henkel、R. Ernst,“A Heardware-sofaware Partitioner using a dynamically determined Granularity”,1997。
[14] Synopsys Co.,“DE8051 IPcore Data Sheet”, http://www.synopsys.com
[15] T. Givargis,“synthesizable VHDL Model of 8051”,2003。
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔