跳到主要內容

臺灣博碩士論文加值系統

(44.200.194.255) 您好!臺灣時間:2024/07/16 11:27
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:杜彥蓁
研究生(外文):Yen-Chen Tu
論文名稱:應用人工智慧於多專案晶圓之佈局與切割之研究
論文名稱(外文):The Study of Applying Artificial Intelligence to Floorplanning and Dicing of Multi-Project Wafer
指導教授:龔志賢龔志賢引用關係黃仲銘黃仲銘引用關係
學位類別:碩士
校院名稱:長榮大學
系所名稱:經營管理研究所
學門:商業及管理學門
學類:企業管理學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:53
中文關鍵詞:多專案晶圓光罩共乘平面規劃晶圓切割模擬退火演算法
外文關鍵詞:MPWFloorplanningDicingSimulated Annealing
相關次數:
  • 被引用被引用:2
  • 點閱點閱:385
  • 評分評分:
  • 下載下載:70
  • 收藏至我的研究室書目清單書目收藏:1
隨著先進製程的演進,光罩費用急遽升高,個別公司單獨負擔產品設計驗證的成本也隨之大幅增加。「多專案晶圓 (Multi-Project Wafer;MPW) 」 是一個嶄新的服務方案,可以將不同的設計放在同一組光罩裡,進而降低整體製造之成本。然而,在多專案晶圓設計中,佈局規劃與晶圓切割是兩個重要的特性與限制。因此,本研究提出一MPW平面規劃佈局模型,並透過模擬退火演算法搜尋最佳解。本研究考量光罩使用率、專案排列密度優化、最高的晶圓應用與產出最多晶片數量,經由實驗結果顯示優於傳統MPW相關研究,達到改善效能與節省成本之目的。
As the manufacturing technology advances into the deep sub-micron era, the cost of mask has raised. Cost of the product design and verification reflected on the company. Multi-Project Wafer (MPW) is a new service for the IC design house. It puts different dies onto the same set of masks to reduce the production costs. Mask floorplanning and wafer dicing are two important constraints. In this thesis, we proposed a MPW model and use Simulated Annealing algorithm for simultaneous reticle floorplanning and wafer dicing. We will consider area minimization, density optimization, wafer utilization and die maximization, and their combinations. Experimental results have demonstrated that our model and algorithms can improve the mask floorplanning problem with multiple optimization objectives and constraints.
目錄
摘要 i
Abstract ii
目錄 iii
圖目錄 v
表目錄 vii
第一章 緒論 1
第一節 研究動機與背景 1
第二節 研究目的 2
第三節 論文架構與研究流程 3
第二章 文獻探討 5
第一節 多專案晶圓( Multi-Project Wafer,MPW) 5
一、 光罩( Mask / Reticle) 6
二、 規劃佈局與晶圓切割 7
第二節 平面規劃表示法 11
第三節 模擬退火演算法(Simulated Annealing,SA) 16
一、 理論回顧 17
二、 模擬退火演算法之基本原理 18
三、 模擬退火演算法之介紹 18
四、 模擬退火演算法之參數 20
五、 演算流程 23
第三章 系統設計 25
第一節 研究限制 25
第二節 MPW佈局與晶圓切割之限制條件 26
第三節 目標函數 26
第四節 MPW平面規劃佈局模型 28
一、 MPW平面規劃佈局模型之步驟 28
二、 MPW平面規劃佈局模型之案例研究 32
第四章 研究成果 37
第一節 案例研究 37
一、 案例一 37
二、 案例二 41
第二節 參數設計與分析 44
第五章 結論與未來展望 48
第一節 結論 48
第二節 未來展望 49
參考文獻 50
附錄 52

圖目錄
圖1 論文架構與研究流程圖 4
圖2 多專案晶圓 (CIC) 6
圖3 光罩佈局與切割( Meng-Chiou 2005 ) 8
圖4 不同佈局之示意圖 9
圖5 圖4-1之佈局與切割 9
圖6 圖4-2之佈局與切割 10
圖7 圖4-3之佈局與切割 10
圖8 可切割性結構示意圖 13
圖9 Siling structure 表示法 14
圖10 Polish expressing 14
圖11 Non-Siling Structure 14
圖12 最陡坡降法示意圖 19
圖13 模擬退火法示意圖 19
圖14 波茲曼機率分佈函數圖 19
圖15 交換式移動示意圖 21
圖16 插入式移動示意圖 21
圖17 模擬退火演算流程圖 24
圖18 佈局排列表示方式示意圖 29
圖19 與 示意圖 30
圖20 MPW平面規劃佈局模型流程圖 31
圖21 空間搜尋流程圖 32
圖22 案例佈局規劃-步驟一 33
圖23 案例佈局規劃-步驟二 34
圖24 案例佈局規劃-步驟三 34
圖25 案例佈局規劃-步驟四 35
圖26 案例佈局規劃-步驟五 35
圖27 案例佈局規劃-步驟六 35
圖28 案例佈局規劃-步驟七 36
圖29 案例佈局規劃-步驟八 36
圖30 完整案例佈局規劃 36
圖31 原最佳佈局規劃圖 38
圖32 執行結果-最佳佈局規劃圖 38
圖33 第一片晶圓所產出之專案示意圖 39
圖34 第二片晶圓所產出之專案示意圖 40
圖35 第三片晶圓所產出之專案示意圖 40
圖36 使用最少光罩面積之佈局 42
圖37 光罩相同-最佳之佈局 43
圖38 最佳化佈局 44
圖39 實驗結果-退火率參數設定 45
圖40 實驗結果-終止次數參數設定 47

表目錄
表1 可分割性結構與非可分割性結構比較表 15
表2 案例資料 32
表3 案例一資料 37
表4 案例一實驗結果 39
表5 第一片晶圓產出之各切割面積與加總 39
表6 第二片晶圓產出之各切割面積與加總 40
表7 第三片晶圓產出之各切割面積與加總 41
表8 案例二之資料 41
表9 案例二實驗結果 43
表10 溫度、能量函數與接受機率變化情形 46
田邦廷(民90)。長方體物件堆疊問題解法之研究。大葉大學工業工程學系碩士論文,未出版,彰化縣。
林唐任(民90) 。資源限制下關係不固定排程尋優模式之探討。台灣科技大學營建工程系碩士論文,未出版,台北市。
張逸祥(民93)。槍鑽深孔加工表面品質最佳化設計。大同大學機械工程研究所碩士論文,未出版,台北市。
張嘉君(民91)。應用模擬退火法求解營建工程專案多重資源排程最佳化之研究。朝陽科技大學營建工程系碩士論文,未出版,台中縣。
黃榮村(民84)。模擬退火法應用於多資源專案排程問題之研究。國防管理學院資源管理研究所碩士論文,未出版,台北。
Cerny V. (1985). A thermodynamical approach to the traveling salesman problem:an efficient simulation algorithm. J.of Optimization Theory and Applic., Vol.45, pp. 41-45.
Chang Y. C., Chang Y. W., Wu G. M., & Wu S. W. (2000). B*-trees: A New Representation for Non-Slicing Floorplans. Design Automation Conference, 2000. Proceedings 2000. 37 th.
Chen C. C., & Mak W. K. (2006). A multi-technology-process reticle floorplanner and wafer dicing planner for multi-project wafers. Design Automation, 2006. Asia and South Pacific Conference
Xu G., Tian R., Pan D. Z., & Wong D.F. (2004) A multi-objective floorplanner for shuttle mask. Proc. of SPIE, vol 5567, pp. 340-350.
Jeffcoat, D.E., and Bulfin, R.L. (1993). Simulated Annealing for Resource-Constrained Scheduling. European Journal of Operational Research, Vol.70, pp.43-51.
Kahng B., & Reda S. (2004). Reticle floorplanning with guaranteed yield for multi-project wafers. Computer Design: VLSI in Computers and Processors, 2004. ICCD 2004. Proceedings. IEEE International Conference.
Lin J.M., & Chang Y. W., (2001). A Transitive Closure Graph Based Representation for Non-Slicing Floorplans. In Proceedings of ACM/IEEE Design Automation Conference.
Kirkpatrick S., Gelatt C. D., & Vecchi M. P. (1983). Optimization by simulated annealing. Science, Number 220(4598), pp. 671-680.
Wong D. F., & Liu C. L. (1986). A New Algorithm for Floorplan Design. Design Automation, 1986. 23rd Conference.
Wu M. C., & Lin R. B. (2005). Reticle Floorplanning and Wafer Dicing for Multiple Project Wafers. Quality of Electronic Design, 2005. ISQED 2005. Sixth International Symposium.
Wu M. C., & Lin R. B. (2005). Multiple Project Wafers for Medium-Volume IC. Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium.
Wu M. C., Tsai S. C., & Lin R. B. (2006). Floorplanning Multiple Reticles for Multi-project Wafers. VLSI Design, Automation and Test, 2006 International Symposium.
Wu M. C., & Lin R. B. (2005). A Comparative Study on Dicing of Multiple Project Wafers. VLSI, 2005. Proceedings. IEEE Computer Society Annual Symposium.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊