臺灣博碩士論文加值系統

因應積體電路體積的日漸縮小，相對半導體封裝製程技術能力亦須提升，例如市場上手機產品輕薄短小的趨勢及支援擴充記憶卡的功能，所以記憶體晶片在產品中所佔的空間也愈來愈小。故將手機記憶體在封裝製程中堆疊整合成一顆積體電路(integrated circuit, IC)，此技術已普遍地應用在封裝製程技術上，此技術稱之為系統級封裝(system in package, Sip) 、多晶封裝 （multi chip packaging, MCP）或堆疊封裝(stack package)製程技術，應用此技術以節省空間達到封裝體（package）輕薄短小的目的。 但MCP 所堆疊的晶片數量愈多，它的封裝體厚度也相對越厚。所以設計重點在於降低晶片的厚度，以達到減少晶片堆疊的空間。另者，薄晶片破裂的問題是設計時需考量的關鍵之一，晶片強度若不足以對抗後續製程之應力，即有晶片破裂之風險。本文研究及探討利用增加晶圓抛光製程來提升晶片強度，並經由晶片強度測試機進行實驗，加以證明晶圓抛光製程可使晶片強度大幅提升，進而提升產品良率。

The integrated circuit (IC) packaging is getting enhanced since the package size is getting smaller. For example, the design for mobile phone is light-weight, thin, short, and small-sized. The memory card is also becoming smaller because of much smaller memory chip size. The technology of the memory chips stacked up into one IC package is generally applied to the packaging process. It is called 　system in package (SiP) technology、multi chip packaging (MCP) technology or stack package technology. With this technology, space can be saved and the goal of being light-weight, thin, short and smaller package can be achieved.
The more chips are stacked up, the thicker will be. The main point during design procedure is to reduce the chip thickness to save the stacking space. The thicker chip with the worse strength is the main issue for consideration during the design process. If the chip strength is not strong enough to resist the stress from the further process, it would be at high risk of chip crack. This study will discuss and explore the application of increasing wafers polishing process to enhance the chip strength. In addition, by the chip strength test, the wafer polishing process is proved to have good influence on the chip strength and the yield as well.

摘 要 i
英文摘要 ii
謝 誌 iii
目 錄 iv
圖 目 錄 vi
表 目 錄 viii

第一章 緒論 1
1.1 研究背景與動機 1
1.2 論文架構 3
第二章 理論基礎與概況 5
2.1 系統級封裝製程技術探討 5
2.2 薄晶片製程關鍵技術探討 11
2.3 消除晶片研磨應力加工方法 17
2.4 晶片表面粗糙度量測工作原理 19
第三章 實驗步驟與方法探討 23
3.1 實驗流程架構之設計 23
3.2 實驗條件設定及分析 24
第四章 實驗結果與討論 28
4.1 各研磨製程後的粗糙度變化結果 28
4.2 各研磨製程後的晶片強度變化結果 33
4.3 抛光參數條件對晶片強度影響實驗 34
第五章 結論與未來研究方向 48
參考文獻 50


圖 目 錄

圖2-1 SiP應用於手機內部結構圖[3] 9
圖2-2 系統級封裝技術應用於記憶卡產品 [4] 10
圖2-3 晶片破裂特性要因圖[5] 12
圖2-4 IC封裝製程流程圖 13
圖2-5 薄晶片研磨製程流程圖 15
圖2-6 FOW技術結構圖 16
圖2-7 消除研磨應力加工方法 [6] 18
圖2-8 中心線平均粗糙度之測量長度[7] 20
圖2-9 測量長度範圍內之中心線平均粗糙度值Ra的近似值[7] 21
圖2-10 Rmax : 最大高度粗糙度[7] 22
圖2-11 Rz :十點平均粗糙度[7] 22
圖3-1 實驗架構流程圖 23
圖3-2 實驗晶片量測取樣位置示意圖 25
圖3-3 影響晶片強度特性要因圖 26
圖3-4 晶圓抛光製程示意圖 27
圖4-1 粗磨後晶片表面粗糙度 28
圖4-2 細磨後晶片表面粗糙度 29
圖4-3 抛光後晶片表面粗糙度 29
圖4-4 粗磨後晶片表面粗糙度量測 30
圖4-5 細磨後晶片表面粗糙度量測 31
圖4-6 抛光後晶片表面粗糙度量測 32
圖4-7 變更細磨研磨量數據分析結果 36
圖4-8 變更抛光壓力數據分析結果 38
圖4-9 變更抛光時間數據分析結果 40
圖4-10 變更抛光轉軸上升速度數據分析結果 42
圖4-11 變更抛光轉軸下降速度數據分析結果 43
圖4-12 變更抛光軸轉速數據分析結果 45
圖4-13 變更研磨厚度數據分析結果 47


表 目 錄

表1 實驗條件機器設備及材料選用表 24
表2 研磨製程晶片強度驗證結果 33
表3 對照組研磨參數 34
表4 變更細磨研磨量量測結果 35
表5 變更抛光壓力量測結果 37
表6 變更抛光時間量測結果 39
表7 變更抛光轉軸上升/下降速度量測結果 41
表8 變更抛光軸轉速量測結果 44
表9 變更研磨厚度設定量測結果 46

[1]John H.Lau, Ball Grid Technology, McGraw-Hill ,Inc. in 1995.
[2]Nozad Karim, System-in-Package(SiP) Design for Higher Integration, Amkor Technology Inc. in 2001.
[3]取自www.wca.org/event_archives/2006/Atheros_WCA_Nov2006.pdf
[4]資料來源取自矽品公司網站，http://www.spil.com.tw/products
[5]哈建宇，晶片構裝製程設備探討，工研院機械所;工研院 IEK-ITIS 計劃,2004.
[6]資料來源取自日本DISCO公司網站，http://www.disco.co.jp
[7]姜俊賢、陳長成、李正治、卓漢明、李振發，精密量具及機件檢驗，臺北巿，文京圖書，1993,P563~576。
[8]鄭茂券，覆晶構裝在負載應力測試下晶片應力分佈之研究，國立中山 大學機械與機電工程學系研究所，碩士論文，2005.
[9]L. T. Manzione, Plastic Packaging of Microelectronic Devices, Van Nostrand Reinhold, New York, 1990.
[10]R. J. Hannemann, A. D. Kraus and M. Pecht, Semiconductor Packaging, A Multidisciplinary Approach, John Wiley & Sons, New York, 1994.
[11]蕭宏，半導體製程技術導論，歐亞出版，2004.
[12]姚昶劦，連續複合電鍍磨盤式超精密拋光機之研發及矽晶圓拋光特性,中山大學機械與機電工程研究所碩士論文，2002.
[13]黃韋翰，新式超精密拋光機之矽晶圓拋光特性研究，中山大學機械與機電工程研究所碩士論文，2003.
[14]林三寶，雷射原理與應用，全華科技圖書股份有限公司出版，1997.
[15]李明逵編著，矽元件與積體電路製程，全華科技圖書股份有限公司，2002.