(3.236.175.108) 您好!臺灣時間:2021/02/27 05:32
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:吳承隆
研究生(外文):Cheng-Long Wu
論文名稱:一個適用於1080pHDH.264/AVC編碼的高性能分數移動預估器
論文名稱(外文):A High Throughput Fractional Motion Estimator for 1080pHD H.264/AVC Encoding
指導教授:林永隆林永隆引用關係
指導教授(外文):Youn-Long Lin
學位類別:碩士
校院名稱:國立清華大學
系所名稱:資訊工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:52
中文關鍵詞:移動預估器H.264/AVC編碼器超大型積體電路設計
相關次數:
  • 被引用被引用:0
  • 點閱點閱:111
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:17
  • 收藏至我的研究室書目清單書目收藏:0
本篇論文提出一個高效能的分數移動預估器之設計應用於H.264/AVC影像編碼。此提出的移動預估器設計架構包含了三個可以平行運算的引擎以達到高生產率。此外我們也提出一套客製化的仲裁機制,應用於我們的三運算引擎之資源共享,且此資源共享的方法可以減少使用計算sum of absolute transformed difference 50%硬體合成面積。我們使用TSMC 130nm COMS製程技術合成此移動預估器之設計,於166萬赫茲工作頻率下,合成出約311700個邏輯閘。此設計執行在154萬赫茲工作頻率,可以支援1080pHD的即時影像壓縮。比較於其他相關的論文提出的設計架構,我們提出的分數移動預估器之設計架構可以在較低的工作頻率下,支援相同的影像壓縮且擁有相對較佳的影像品質與較佳的影像壓縮率。
Abstract 4
Content 5
List of Figures 6
List of Tables 8
Chapter 1 Introduction 9
1.1 Fractional Motion Search Policy 12
1.2 Fractional Motion Estimation Cost Function 12
1.3 Luma Sample Interpolation 13
1.4 Contribution and Thesis Organization 14
Chapter 2 Preliminary and Previous Work 16
2.1 FME Task Preliminary 16
2.2 Previous Work 20
2.3 Design Goal and Considerations 23
Chapter 3 Proposed Architecture 26
3.1 Three-Engine FME Architecture 27
3.1.1 The First Stage of Engine 1 and Engine 2 27
3.1.2 The Second Stage of Engine 1 and Engine 2 32
3.1.3 FME Architecture of Engine 3 35
3.2 Input Data Scheduler 37
3.2.1 Reference Pixel Scheduling and Bandwidth-Hardware Trade-off 37
3.2.2 Reference Pixel Memory Architecture 39
Chapter 4 Proposed Resource Sharing Method 41
4.1 SATD Generator Usage Analysis 41
4.2 SATD Generator Allocation 42
4.3 Arbitration Scheme 44
Chapter 5 Implementation Results 47
Chapter 6 Conclusion and Future Work 51
Bibliography 52
[1] T. C. Chen, Y. W. Huang, and L. G. Chen, “Fully Utilized and Reusable Architecture for Fractional Motion Estimation of H.264/AVC,” in Proc. ICASSP, vol. 5, pp. 9-12, May 2004.
[2] Joint Video Team Reference Software JM11.0
[3] Y. J. Wang, C. C. Cheng, and T. S. Chang, “A Fast Algorithm and Its VLSI Architecture for Fractional Motion Estimation for H.264/MPEG-4 AVC Video Coding,” IEEE trans. TCSVT, vol. 17, pp. 578-583, May 2007.
[4] T. Y. Kuo, Y. K. Lin, and T. S. Chang, “SIFME:A Single Iteration Fractional-Pel Motion Estimation Algorithm and Architecture for HDTV Sized H264 Video Coding,” in Proc. ICASSP, vol. 1, pp. I-1185-I-1188, April 2007.
[5] C. L. Su, W. S. Yang, Y. Li. Chen, Y. Li, C. Wen. Chen, J. In. Guo, S. Y. Tseng, “Low Complexity High Quality Fractional Motion Estimation Algorithm and Architecture Design for H.264/AVC,” in Proc. APCCAS, pp. 578-581, December 2006.
[6] Yang, Goto, and Ikenaga, “High Performance VLSI Architecture of Fractional Motion Estimation in H.264 for HDTV,” in Proc. ISCAS, pp. 2605-2608, May 2006.
[7] T. C. Wang, Y. W. Huang, H. C. Fang, and L. G. Chen, “Parallel 4x4 2D transform and inverse transform architecture for MPEG-4 AVC/H.264,” in Proc. ISCAS, pp. 800-803, May 2003.
[8] T. C. Chen, S. Y. Chien, Y. W. Huang, C. H. Tsai, C. Y. Chen, T. W. Chen, L. G. Chen, “Analysis and Architecture Design of an HDTV720p 30 Frames/s H.264/AVC Encoder,” IEEE Trans. TCSVT, vol. 16, pp. 673 – 688, June 2006.
[9] Y. K. Lin, D. W. Li, C. C. Lin, T. Y. Kuo, S. J. Wu, W. C. Tai, W. C Chang, T. S. Chang, “A 242mW 10mm 1080p H.264/AVC High-Profile Encoder Chip,” in Proc. ISSCC, pp. 314, 315, 615, Feb 2008.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔