跳到主要內容

臺灣博碩士論文加值系統

(3.237.38.244) 您好!臺灣時間:2021/07/24 17:23
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:蔡維仁
研究生(外文):Wei-Ren ,Tsai
論文名稱:AES加解密系統之硬體設計
論文名稱(外文):Hardware Implement of AES
指導教授:王鵬華
指導教授(外文):Peng-Hua Wang
學位類別:碩士
校院名稱:國立臺北大學
系所名稱:通訊工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:46
中文關鍵詞:加密解密系統硬體
外文關鍵詞:AESHardware
相關次數:
  • 被引用被引用:0
  • 點閱點閱:181
  • 評分評分:
  • 下載下載:46
  • 收藏至我的研究室書目清單書目收藏:0
在本篇論文中,我們研究AES加密和解密的演算法,從硬體的角度分析各個模組,找出各種演算法節省各個模組的硬體電路,最後整合在一起設計出AES加解密運算器,以節省許多的硬體成本。在我們的設計中,我們選定明文和金鑰為128位元,回合次數為10這一組參數來做分析與實現。

在SubByte和InvSubByte的部份,我們使用運算的方式代替原本的查表法,藉由此方式節省儲存的空間。在MixColumn和InvMixColumn的部分使用新的演算法代替原本的兩個8位元矩陣乘法,在KeyExpasion的部分我們使用on-the-fly的方式在每回合計算下回合的金鑰。最後合成硬體的部份,使用ModelSim和XlinixISE來計算電路的閘數 (閘數)。
In the thesis, we discuss the algorithms in AES for hardware implementation. We evaluate various methods for each component to reduce hardware circuit, and finally put them together. We could save hardware by proposed method.

For the modules of SubByte and InvSubByte, we save the storage by carrying out the inverse in finite filed, instead of looking up table. We use new methods for matrix multiplication in MixCloumn and InvMixCloumn. We calculate the round key on-the-fly and save a large amount of storage for storing these round keys. The algorithms are simulated by C and implemented by Verilog. We use ModelSim and XlinixISE for compiling the Verilog codes and synthesizing the circuits for gate-count report.
第一章   序論
第二章   AES簡介及數學理論
第三章   AES演算法
第四章   方法比較及系統架構
第五章 結論及未來方向
參考文獻
1.H. Kuo, I. Verbauwhede and P. Schaumont, “A 2.29 Gbits/sec, 56 mW
non-pipelined Rijndael AES encryption IC in a 1.8 V, 0.18 /spl mu/m CMOS
technology”, Custom Integrated Circuits Conference, 2002.
2.Alireza Hodjat and Ingrid Verbauwhede. A 21.54 Gbits/s Fully Pipelined AES Processor on FPGA. IEEE Conference on Field-Programmable Custom Computing Machines (FCCM),Page(s):308 - 309 ,2004
3.Richard Hobson and Scott Wakelin. An Area-Efficient High-Speed AES S-Box Method. IEEE Conference on System-on-Chip for Real-Time Applications, 2005. Proceedings, page(s):376 – 379, 2005
4.Johannes Wolkerstorfer, Elisabeth Oswald, and Mario Lamberger. An ASIC Implementation of the AES SBoxes. Proceedings CT-RSA 2002, page.29-52 2002.
5.Henry Kuo, Ingrid Verbauwhede. Architectural Optimization for a 1.82 Gbits/sec VLSI Implementation of the AES Rijndael Algorithm. Proceedings CHES 2001, page.51–64, 2001.
6.Henry Kuo. , Senior Member, IEEE, Patrick Schaumont, Student Member, IEEE, Design and Performance Testing of a 2.29-GB/s Rijndael Processor. IEEE Journal of Solid-State Circuits, page(s): 569- 572, 2003.
7.Vincent Rijmen. Effcient Implementation of the Rijndael S-box. Available at http://www.esat.kuleuven.ac.be/~rijmen/rijndael.
8.Alireza Hodjat and Ingrid Verbauwhede. Minimum Area Cost for a 30 to 70 Gbits/s AES Processor. IEEE Conference on VLSI, 2004. Proceedings. IEEE Computer society Annual Symposium on, Page(s):83 – 88, 2004.
9.Alireza Hodjat and Ingrid Verbauwhede. Speed-Area Trade-off for 10 to 100 Gbits/s Throughput AES Processor. IEEE Conference on Signals, Systems and Computers, 2003. Conference Record of the Thirty-Seventh Asilomar Conference on, Volume 2, Page(s):2147 - 2150 Vol.2, 2003
10.Patrick R. Schaumont, Henry Kuo, and Ingrid M. Verbauwhede. Unlocking the Design Secrets of a 2.29 Gb/s Rijndael Processor. IEEE Conference on Design Automation Conference, 2002. Proceedings. 39th, Page(s):634 – 639 ,2002
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊