(3.235.191.87) 您好!臺灣時間:2021/05/13 13:05
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:張峻穎
研究生(外文):Chun-ying Chang
論文名稱:RPC-based分散式處理系統之硬體設計
論文名稱(外文):Hardware Design of a RPC-based Distributed Processing System
指導教授:吳乾彌
指導教授(外文):Chien-mi Wu
學位類別:碩士
校院名稱:國立臺灣科技大學
系所名稱:電子工程系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:76
中文關鍵詞:分散式處理遠端程序呼叫
外文關鍵詞:FPGASOPCAlteraRPCremote pocedure calldistributed processing system
相關次數:
  • 被引用被引用:0
  • 點閱點閱:79
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文係有關以遠端程序呼叫為基礎的分散式處理系統之硬體設計,相關研究包含四大部份。
第一部份為網路處理器與程序導向處理器的開發與設計。
第二部份為透過先進先出記憶體資料傳輸電路,將已設計好之網路處理器與程序導向處理器整合起來,以達到分散式處理系統的建立。除此之外,為加強系統處理效能而設計了混合型直接記憶體存取控制電路。
第三部份為網路處理器端的軟韌體設計,包含了網路驅動程式的撰寫、以先進先出記憶體為基礎的傳輸程式設計和網路資料緩衝區的處理程式設計。
第四部份為網路處理器之硬體效能監測與分析,另對於遠端程序呼叫流程中,Linux端與程序導向處理器端的處理效能,也做進一步的分析與探討。
整體而言,本論文係以設計與發展以遠端程序呼叫為基礎之分散式處理系統為目標,讓使用者可以用快速、簡易的方式,以分散式處理的方法,執行複雜眾多的遠端程序。
This thesis is related to the hardware design of a remote-procedure-call-based (RPC-based) distributed processing system. The research work includes four parts.
The first part is about the development and design of the network and procedure-oriented processors.
The second part is to integrate the well-designed network processor and procedure-oriented processors together by using FIFO-based transmission circuits to achieve the goal of developing a distributed processing system. Additionally, a multi-function DMA controller is designed to enhance the system performance.
The third part is to design both the software and firmware for the network processor. The programs designed are for the purpose of network driving, FIFO-based data transmission, and network-data buffering.
The fourth part is to monitor and analyze the hardware performance of the network processor. Meanwhile, in the process of RPC, both the Linux end and the procedure-oriented processors are deeply analyzed and discussed about their processing performance.
On the whole, the goal of this thesis is to design and develop a RPC-based distributed processing system. Therefore, through the method of distributed processing, users can execute many complex procedures remotely in an efficient and simple manner.
第一章 緒論 1
1.1 研究背景與動機 1
1.2 研究內容相關架構 2
1.3 論文組織及概觀 4
第二章 RPC-BASED分散式處理系統之環境與架構介紹 5
2.1 SOPC-BASED處理器之硬體架構 5
2.2 SOPC-BASED處理器之硬體發展環境 8
2.2.1 SOPC Builder 8
2.2.2 QuartusⅡ 9
2.2.3 Integrated Development Environment 10
2.3 ETHERNET-BASED資料傳輸系統 11
2.3.1 資料傳輸系統架構簡介 11
2.3.2 UDP/IP通訊協定 13
2.3.2.1 IP通訊協定 13
2.3.2.2 UDP通訊協定 15
2.3.3 ARP通訊協定 16
2.3.4 Ethernet-based MAC晶片簡介 19
2.3.5 Ethernet-based資料傳輸系統之分析與偵錯 20
2.4 RPC-BASED分散式處理系統之架構與發展流程 23
2.4.1 RPC-based分散式處理系統之系統架構 23
2.4.2 SOPC-based多處理器系統硬體發展流程 24
2.4.3 Ethernet-based資料傳輸軟韌體發展流程 26
第三章 RPC-BASED分散式處理系統之硬體設計與實現 28
3.1 SOPC-BASED處理器硬體簡介 28
3.1.1 Altera FPGA之規格與功能 28
3.1.2 NIOSⅡ處理器架構 30
3.1.3 Avalon 匯流排規格簡介 32
3.1.3.2 等待週期讀取傳輸規格 34
3.1.3.3 等待週期寫入傳輸規格 35
3.2 SOPC-BASED硬體架構與電路設計 37
3.2.1 網路處理器硬體架構與電路設計 39
3.2.2 程序導向處理器硬體電路架構與電路設計 40
3.2.3 混合型直接記憶體存取控制器 43
3.2.3.1 SRAM與SRAM間之直接存取與傳輸 43
3.2.3.2 SRAM與FIFO間之直接存取與傳輸 43
3.2.3.3 SRAM與UDP/IP Checksum處理器間之直接存取與傳輸 44
3.2.3.4 介面控制規格與說明 45
第四章 RPC-BASED分散式處理系統之網路處理器端軟韌體設計與實現 46
4.1 網路處理器端軟體架構 46
4.2 MAC晶片驅動程式設計 49
4.2.2 MAC晶片初始化驅動程式設計 49
4.2.3 MAC晶片發送封包驅動程式設計 53
4.2.4 MAC晶片接收封包驅動程式設計 55
4.3 網路處理器資料傳輸軟體設計 56
4.3.1 網路處理器資料接收程式設計 56
4.3.2 網路處理器資料發送程式設計 58
4.3.3 網路處理器資料緩衝區程式設計 59
第五章 RPC-BASED分散式處理系統之效能監測與分析 60
5.1 效能監測系統架構 60
5.1.1 SOPC-based硬體效能監測系統架構 60
5.1.1.1 效能監測系統環境架構介紹 60
5.1.1.2 NIOSⅡ端效能監測系統介紹 61
5.1.1.3 Linux端效能監測系統介紹 61
5.1.2 RPC-based分散式處理系統之效能監測系統架構 63
5.1.2.1 效能監測系統環境架構介紹 63
5.1.2.2 NIOSⅡ端效能監測系統介紹 64
5.1.2.3 Linux端效能監測系統介紹 65
5.2 效能監測系統之量測方式 66
5.2.1 SOPC-based硬體效能監測系統量測方式 66
5.2.2 RPC-based分散式處理系統之效能監測系統量測方式 67
5.3 效能監測與分析 69
5.3.1 SOPC-based硬體效能之監測與分析 69
5.3.1.1 SRAM與FIFO間之資料傳輸效能分析 69
5.3.1.2 SRAM與SRAM間之資料傳輸效能分析 70
5.3.1.3 SRAM與MAC間之資料傳輸效能分析 70
5.3.1.4 UDP/IP Checksum處理器之計算效能分析 71
5.3.2 RPC-based分散式處理系統效能之監測與分析 72
5.3.2.1 程序導向處理器之執行效能分析 72
5.3.2.2 遠端程序呼叫之執行效能分析 73
第六章 結論 74
參考文獻 76
[1]林宏洲, 乙太網路上DSP-based資料傳輸系統之設計與實現, 國立台灣科技大學碩士學位論文, 民國九十三年。

[2]陳鶴仁, SOPC-based演算處理器驗證系統之硬體設計, 國立台灣科技大學碩士學位論文, 民國九十五年。

[3]吳家豪, RPC-based演算處理器驗證系統之NIOS II 相關軟體設計, 國立台灣科技大學碩士學位論文, 民國九十五年。

[4]LAN91C111 10/100 Non-PCI Ethernet Single Chip MAC + PHY, SMSC Corporation, 2005.

[5]江輔政, 網路TCP/IP教本, 全華科技圖書股份有限公司, 民國九十四年。

[6]Samir Palnitkar, Verilog HDL: A Guide to Digital Design and Synthesis, 2nd ed., Prentice-Hall, 2003.

[7]Nios II Processor Reference Handbook, Altera Corporation, 2005.

[8]Quartus II Handbook, Altera Corporation, 2007.

[9]Nios II Software Developer’s Handbook, Altera Corporation, 2007.

[10]Avalon Bus Specification Reference Manual, Altera Corporation, 2005.

[11]StratixII Device Handbook, Altera Corporation, 2007.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔