跳到主要內容

臺灣博碩士論文加值系統

(44.210.151.5) 您好!臺灣時間:2024/07/13 10:21
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:高稚淵
研究生(外文):Chih-Yuan Kao
論文名稱:應用於WLAN/WiMAX多頻段降頻器之研製
論文名稱(外文):The Design and Implementation of a Multi-band Down-Converter for WLAN/WiMAX Applications
指導教授:楊正任
學位類別:碩士
校院名稱:元智大學
系所名稱:通訊工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2008
畢業學年度:96
語文別:中文
論文頁數:97
中文關鍵詞:多頻段低雜訊放大器混頻器壓控振盪器
外文關鍵詞:Multi-bandLNAMixerVCO
相關次數:
  • 被引用被引用:1
  • 點閱點閱:355
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文之研究針對WLAN 802.11a/b/g(2.4/5.2GHz)與WiMAX 802.16d(3.5GHz)系統,設計ㄧ多頻段使用的降頻器,以低電壓操作、低功率損耗並同時減小晶片面積為目標。電路皆採全積體化方式,使用TSMC 0.18μm 1P6M CMOS製程技術製作完成。其中可同時共用多頻段低雜訊放大器採用shunt-peaking的架構,以減少元件的使用,經量測後在三個頻帶(2.4GHz/3.5GHz/5.2GHz)的增益分別為8.87 dB、10.40dB與8.41dB,雜訊指數分別為4.15dB、4.47dB、4.90dB,總消耗功率為13.4mW,包含pad之晶片總面積為0.76mm2。我們提出一修正後的Micro-mixer架構,除使用主動式負載改善了線性度,亦減少電阻的使用降低製程的偏移,在WiMAX 3.5GHz時之P1dB為-14.1dBm,IIP3為-3dBm。混頻器的核心功率消耗僅1.27mW,晶片面積為0.43mm2。具可切換之多頻帶壓控振盪器使用電容耦合的架構,可分別控制各頻段間的偏壓電流(2.393、3.457與5.085GHz)。相位雜訊分別為-119.2dBc/Hz@1MHz、-119.8dBc/Hz@1MHz與-118.2 dBc/Hz@1MHz,晶片面積僅約0.49mm2。
This thesis presents the implementation of a multi-band down-converter at WLAN 802.11a/b/g(2.4/5.2GHz) and WiMAX 802.16d(3.5GHz) systems. It’s aimed for low operating voltage、low power consumption and reducing area at the same chip. The circuits completed with fully integrated by TSMC 0.18μm 1P6M CMOS process. The concurrent multi-band LNA employs the shunt-peaking to reduce the number of components. The measured gain of this circuit are 8.87dB、10.40dB and 8.41dB at the frequency 2.4GHz、3.5GHz and 5.2GHz respectively. The measured NF of this circuit are 4.15dB、4.47dB and 4.90dB respectively. The total power consumption is 13.4mW, chip area included pad is 0.76mm2. We propose a modified construction of Micro-mixer to improve the linearity and reduce the number of resistor on the chip. The P1dB is -14.1dBm and the IIP3 is -3dBm at the frequency of 3.5GHz for WiMAX application. Besides, the power consumption of mixer-core is only 1.27mW, chip size is 0.43mm2. For switched multi-band VCO, we used capacitive coupling to control the bias current at different frequency band(2.393、3.457 and 5.085GHz). The corresponding phase noise are -119.2dBc/Hz@1MHz、-119.8dBc/Hz@ 1MHz and -118.2dBc/Hz@1MHz respectively. The chip size is 0.49mm2.
書名頁 i
論文口試委員審定書 ii
授權書 iii
中文摘要 iv
英文摘要 v
誌謝 vi
目錄 vii
表目錄 x
圖目錄 xi

第一章 緒論 1
1.1 研究背景 1
1.2 研究動機 2
1.3 章節概述 4
第二章 低雜訊放大器之設計概論 6
2.1 簡介 6
2.2 低雜訊放大器之基本參數 6
2.2.1 增益 7
2.2.2 雜訊指數 8
2.2.3 雜訊源 9
2.2.4 1-dB壓縮點 11
2.2.5 交互調變失真 12
2.3 同時共用雙頻帶低雜訊放大器 14
2.3.1 疊接低雜訊放大器 14
2.3.2 共源極放大器架構 15
2.3.3 同時共振雙頻帶架構 16
第三章 同時共用多頻段低雜訊放大器 19
3.1 簡介 19
3.2 應用於WLAN/WiMAX同時共用多頻段低雜訊放大器
之設計 19
3.2.1 電路架構介紹 19
3.2.2 模擬與量測結果 24
3.2.3 結果與討論 30
3.3 具改善之應用於WLAN/WiMAX同時共用多頻段低雜
訊放大器 31
3.3.1 電路架構介紹 31
3.3.2 模擬與量測結果 34
3.3.3 結果與討論 41
第四章 寬頻混頻器之設計 43
4.1 簡介 43
4.2 混頻器基本概論 43
4.2.1 混頻器的種類 43
4.2.2 主動式混頻器架構 45
4.2.3 混頻器之規格參數 49
4.3 應用於WLAN/WiMAX寬頻混頻器之設計 53
4.3.1 電路架構 53
4.4 電路模擬結果 58
4.5 結論 67
第五章 壓控振盪器之設計 68
5.1 簡介 68
5.2 壓控振盪器基本原理 68
5.2.1 振盪條件 68
5.2.2 LC諧振振盪器 69
5.2.3 相位雜訊 72
5.2.4 壓控振盪器之其他重要規格 74
5.3 具可切換之多頻帶壓控振盪器設計 75
5.3.1 電路架構 75
5.4 電路模擬結果 81
5.5 結論 90
第六章 結論 91

VITA 93
參考文獻 94
[1]康志堅,「WiMAX 發展之機會與挑戰」,系統晶片科技中心技術期刊第四期,Apr.2006.
[2]http://www.gemtek.com.tw/images/products/wimax/WiMax_WIXD_101.gif
[3]http://www.eettaiwan.com/ART_8800475444_617723_NT_09d53160.HTM
[4]曹維培,「雙波段低雜訊射頻放大器設計及應用之研究」, 碩士論文,國立暨南大學,電機工程學系,2004.
[5]何滿龍,「射頻電路設計實習」,課程講義,2007.
[6]張盛富,「射頻收發模組設計」,教育部通訊科技人才培育先導型計畫-無線網路組培訓課程講義,2005.
[7]Paul R.Gray, Paul J. Hurst, Stephen H. Lewis, Robert G. Meyer, “Analysis and Design of Analog Integrated Circuits,” Fourth Edition.
[8]Thomas H. Lee, Stanford University, “The Design of CMOS Radio-Frequency Integrated Circuits,” Cambridge University Press, 2004.
[9]Hsun Hsiang Chen, Kai Lin, “A Design for a Fully Integrated High-Gain LNA with 1.5dB-NF with 1.5dB-NF,” Journal of Da-Yeh University, Vol. 13, No.1, pp.41-49, 2004.
[10] Meriam Ben Amor, Ahmed Fakhfakh, Hassene Mnif, Mourad
Loulou, “Dual Band CMOS LNA Design with Current Reuse
Topology,” DTIS 2006 on Design and Test of Integrated Systems in
Nanoscale Technology, pp.57-61
[11] H. Hashemi and A. Hajimiri, “Concurrent Dual-Band CMOS
Low-Noise Amplifiers and Receiver Architectures,” Sym. on VLSI
Circuits Digest of Technical Papers, vol. 22, no.3, Jan.2001.
[12] H. Hashemi and A. Hajimiri, “Concurrent Multiband Low-Noise
Amplifiers Theory, Design, and Applications,” IEEE Journal MTT, vol. 50, pp.288-301, Jan. 2002.
[13] 蘇柏綱,「WLAN/WiMAX雙模接收機降頻器之研製」,碩士
論文,元智大學,通訊工程學系,2007.
[14] 蘇煥文,「應用於UWB/Bluetooth雙模全積體化CMOS低雜訊
放大器之研製」,碩士論文,元智大學,通訊工程學系,2007.
[15] Zhe Yang Huang, Che Cheng Huang, “CMOS Dual-Wideband Low-Noise Amplifier with Notch Filter for 3.1GHz-10.6GHz Ultra-Wideband Wireless Receiver,” ASIC, pp.415-418, Oct. 2007.
[16] Hong Sun Kim, Xiaopeng Li, Mohammed Ismail, “A 2.4GHz CMOS Low Noise Amplifier using an Inter-stage Matching Inductor,” 42nd Midwest Symposium on Circuits and Systems, 1999, Vol.2, pp.1040-1043, Aug. 1999.
[17] Jie Long, Nader Badr, Robert Weber, “A 2.4GHz Sub-1dB CMOS Low Noise Amplifier with On-Chip Interstage Inductor and Parallel Intrinsic Capacitor,” Radio and Wireless Conference, 2002, RAWCON 2002, pp. 165-168, Aug 2002.
[18] H.Z. Liu, C.H. Lin, C.K. Chu, H.K. Huang, M.P. Houng, Y.H. Wang, C.H. Chang, C.L. Wu, C.S. Chang, “A Self-bias Ku-band 1-Watt PHEMT Power Amplifier MMIC With A Compact Source Capacitor,” IEEE Electron Devices and Solid-State Circuits, Page:207 - 210, Dec. 2005.
[19]呂盈蒼,「使用0.25μm CMOS 技術製作的一個完全積體化共模三頻帶低雜訊放大器及兩個改良型混頻器電路設計」,碩士論文,交通大學,電信工程學系,2004.
[20] C.P. Moreira, E. Kerheve, P. Jarry, D. Belot, “A Concurrent Fully-Integrate LNA for W-LAN IEEE 802.11b/g/a Applications,” Microwave Conference, 2006. 36th European, pp.1552-1555, Sept. 2006.
[21] Wei-Chang Li, Chao-Shiun Wang, Chorng-Kuang Wang, “A 2.4-GHz/3.5-GHz/5-GHz Multi-Band LNA with Complementary Switched Capacitor Multi-Tap Inductor in 0.18μm CMOS,” VLSI Design, Automation and Test, on pp.1-4, Apr 2006.
[22] Chyuen-Wei Ang, Yuanjin Zheng, Chun-Huat Heng, “A Multi-band CMOS Low Noise Amplifier for Multi-standard Wireless Receivers,” IEEE International Symposium of Circuits and Systems, ISCAS 2007, pp.2802-2805, May 2007.
[23] 王俊琪,「高效能降頻混頻器在射頻應用之設計」,碩士論文, 東華大學,電機工程學系,2007.
[24] 許哲文,「壓控振盪器及混頻器之研究與設計」,碩士論文,台灣科技大學,電子工程學系,2005.
[25] Behzad Razavi, “RF Microelectronics,” Prentice Hill, 2003.
[26] B. Gilbert, “The MICROMIXER: a highly linear variant of the Gilbert mixer using a bisymmetric Class-AB input stage,” IEEE Journal of Solid-State Circuits, vol. 32, pp. 1412-1423, Sept. 1997.
[27] Jeff Durec, Eric Main, “A linear class AB single-ended to differential transconverter suitable for RF circuits,” IEEE MTT-S International Microwave Symposium Digest, 1996, pp. 1071-1074.
[28] J.M. Wu, F.Y. Han, T.S. Horng, and J. Lin, “Direct-Conversion Quadrature Modulator MMIC Design With a New 90° Phase Shifter Including Package and PCB Effects for W-CDMA Applications,” IEEE Transactions on Microwave Theory and Techniques, Vol. 54, No. 6, pp.2691-2698. June 2006
[29] 林曉彤,「應用於無線通訊之CMOS射頻微機電開關及2-GHz/5-GHz壓控振盪器RFIC之研究」,碩士論文,成功大學,電機工程學系,2004.
[30] 陳博軒,「Ka頻段之交錯耦合雙推式壓控振盪器」,碩士論文,中央大學,電機工程學系,2007.
[31] B. Koc, A.Koukab, G.Dundar, “Phase Noise in Bipolar and CMOS VCO’s-An Analytical Comparison,” Proceedings of ISCAS 2006, pp. 5688-5691, May 2006.
電子全文 電子全文(本篇電子全文限研究生所屬學校校內系統及IP範圍內開放)
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊