(3.237.48.165) 您好!臺灣時間:2021/05/09 12:55
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:曾德正
研究生(外文):De Jeng Tzeng
論文名稱:應用於心率及心室早期收縮偵測之FPGA感測平台
論文名稱(外文):An FPGA Sensor Platform for Heart Rate and Ventricular Premature Contraction Detection
指導教授:詹曉龍詹曉龍引用關係
指導教授(外文):H. L. Chan
學位類別:碩士
校院名稱:長庚大學
系所名稱:電機工程學研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
論文頁數:79
中文關鍵詞:FPGA系統晶片Power PC嵌入式系統資料擷取
外文關鍵詞:Field-Programmable Gate ArraySystem on chipPower PCEmbedded systemData Acquisition
相關次數:
  • 被引用被引用:0
  • 點閱點閱:146
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本研究以 Xilinx Vertex II pro 的Field-Programmable Gate Array (FPGA)實現了一個多功能的SOC (System on chip)醫療資訊平台並應用於心室早期收縮(Ventricular premature contraction VPC)與正常心電圖分類,硬體方面以Power PC 405為主軸向外擴張包含了資料擷取的ADC、音源的Codec、儲存設備如CF(compact flash)卡以及一般I/O等,資料擷取後可儲存在CF卡中或是傳回PC端處理,或是以使用者定義的演算法IP處理完後再傳回PC端。在結果方面Power PC在省電的前提下可以以 100 MHz運作而匯流排也都以 100 MHz的速度運作達成CPU和匯流排同步的系統,本系統有很大的擴充性,不管是PLB還是OPB都可以在硬體資源允許的情況下繼續加入自定義的物件或是演算法。軟體方面本研究因為排程等功能使用量不大所以使用stand alone的OS。應用方面本研究利用一個偵測VPC的IP來驗證本平台的可行性,利用結合Phase space[1]的計算方式以及Pan-Tompkins[2]的閥值概念取得QRS-Complex後再將Phase space的結果做分類。
This research implemented an System on chip (S.O.C) biomedical information platform base on Xilinx Field-Programmable Gate Array (FPGA).This platform has been use for an IP which detect whether Ventricular Premature Contraction (VPC) happened or not. Base on Power PC 405, this system include of ADC for data acquisitions, codec for AC97 signal source , CF (compact flash) card for data storage and General purpose I/O. After data acquisition, data could storage in CF card, transfer to PC or analyzed in some user defined algorithm IP. Power PC and bus operate on same rate 100 Mhz for power consideration. This system has great expandable space . Whether PLB or OPB, user can insert more user defined devices or algorithms for this platform if hardware resource allow. In software, Consider it used of scheduled lightly. This platform used stand alone OS. For analyzing feasibility of platform. We implemented a VPC detection IP. This IP is to combine Phase-Space[1] algorithm and Pan-Tompkins[2] algorithm to analysis data. Then analysis data’s characteristics to detect whether VPC or not.
指導教授推薦書…………………………………………………………………
口試委員會審定書………………………………………………………………
授權書……………………………………………………………………………. iv
誌謝………………………………………………………………………………. v
中文摘要…………………………………………………………………………… vi
英文摘要…………………………………………………………………………. vii
目錄………………………………………………………………………………. viii
第一章 簡介…………………………………………………………………….. 1
1.1心室早期收縮(VPC)…………………………………………………… 2
1.2 Pan-tompkins algorithm[2]…………………………………………….... 3
1.3演算法文獻綜合回顧……………….…………….…….………………... 3
1.4系統文獻綜合回顧……………….…………….…….………………...… 5
第二章 方法……………………………………………………………………... 7
2.1 CIC數位濾波器…………………………………………...……………… 7
2.2 Phase Space Algorism…………………………….…..............……… 11
2.3面積計算以及閥值設計…………….………………………...………… 15
2.4象限判定…………….………………………...………………………… 19
2.5值的累加…………….………………………...………………………… 20
2.6分類器…………….………………………...…………………………… 22
第三章 硬體實現架構…………………………………………………………. 23
3.1 CIC(Cascaded Integrator Comb Filter)濾波器…………………… 24
3.2面積計算(Cross product)……………………………………………... 26
3.3閥值設計(Threshold state machine)………………………………. 28
3-4 正規化(Normalization)………………………………………………... 28
3.5 象限判斷……………………………...………………………………… 29
3.6 象限累加(Accumulator)…………….....……………………………... 30
3.7 分類器(classification)…………….....……………..………………... 31
第四章 硬體平台………………………………………………………………. 32
4.1 PLB BRAM………………………………………………………..……... 37
4.2 System global set reset……………………………………………... 37
4.3 DCM……………………………………………………….…………... 37
4.4 Power PC…………………………………………………………………..38
4.5 Jtag………………………….……………………………..……………..39
4.6 PLB ………………………………………………………………………..39
4.7 OPB2Bridge……………………………………………..………………..39
4.8 OPB ………………………………………………………………………..39
4.9 OPB Interrupt controller…………………….………………………..40
4.10 GPIO…………….……….…………………………………….……..…..41
4.11 ADC…………………….………………………………………..………..41
4.12 VPC …………………….………………………………………..………..44
4.13 AC97 codec………………….………………………………………..……45
4.14 System ACE………………….………………………………………..……45
4.15 軟體………………….…………………………….………………..……46
第五章 結果………………………….….……………………………………. 48
5.1 驗證方法……………………….….……………………………………. 48
5.2 研究結果:VPC分類IP…………………….….…………………………48
5.3 研究結果:Heart beats detection 以及驗證方法………………….….…55
5.4研究結果:生醫資訊平台………………….……………………………59
第六章 結論………………………….………………………………………. 61
參考文獻…………………………………………………………………….…… 62




















圖目錄
圖1-2-1 Pan-tompkins algorism block diagram……………………………………...3
圖2-1 System block diagram……………………………..…………………...……...7
圖2-1-1 CIC濾波器架構圖……………………………..…………………………...8
圖2-1-2多級CIC濾波器架構圖……………………..……………………………...8
圖2-1-3 重新排列後之CIC架構圖………………………………………………....9
圖2-1-4 MITBIH 100W2 任意擷取4個QRS-Complex……………………….…...9
圖2-1-5 MITBIH 100W2 任意擷取4個QRS-Complex。…………………….....10
圖2-2-1將圖2-1-6 MITBIH 100W2 之訊號以ν(t)為X軸ν(t+τ)為Y軸………..11
圖2-2-2 發生基線飄移之訊號所畫出來的Phase space圖形[1]……………..…...12
圖2-2-3 MITBIH 119W2 任意擷取4個QRS-Complex。………………..……...13
圖2-2-4圖2-2-2 MITBIH 119W2之訊號濾波過後之波形。……………………...14
圖2-2-5 將圖2-2-3之訊號以Phase space之演算法畫成圖形。………………...14
圖2-2-6 論文[1]針對不同維度統計之結果。……………………………………...15
圖2-3-1 將圖2-2-1的訊號所有連續的兩點做Cross product 之結果圖。……...16
圖2-3-2 將圖2-2-4的訊號所有連續的兩點做Cross product 之結果圖。……...16
圖2-3-3 閥值設計示意圖。……………………………..…………………….…...17
圖2-3-4 適應性閥值狀態機圖。…………………………………………………...17
圖2-4-1 12象限劃分方法。…………………………………………………….…...19
圖2-5-1 MIT BIH 100W2任意一QRS-Complex累加結果圖。…………………...20
圖2-5-2 將圖2-2-4套入象限劃分的示意圖。…………………………...………...21
圖2-5-3 MIT BIH 119W2 其中之一VPC的12象限值分佈圖。………..………...22
圖3-1 VPC IP硬體系統架構圖。…………………………………………………...23
圖3-1-1 原始CIC低通濾波器架構圖。………………………………...………...24
圖3-1-2 原始CIC高通濾波器架構圖。…………………………………...……...24
圖3-1-3 將圖3-1-1之架構展開之結果。………………………………………...25
圖3-2-1 Phase space cross product 計算之硬體架構圖。……………….………...27
圖3-4-1 正規化硬體架構圖。…………………………..…………………….…...29
圖3-6-1 象限累加硬體架構圖。…………………………………………………...30
圖3-7-1 分類器硬體架構圖。………………..…………………………….……...31
圖4-1 Custom Peripheral Flow[9]。………………………………………………...35
圖4-2 系統架構圖。…………………………………………………………….....36
圖4-3-1 DCM架構圖[10]。………………………………………………………...38
圖4-4-1 Power PC 架構圖[11]。…………………….……………………..……...38
圖4-9-1 OPB Interrupt controller架構圖[12]。…………………………….……...40
圖4-11-1 TI TLV2556I架構圖[13]。……………………………………….……...41
圖4-11-2 OPB IPI[14]F架構圖。…………………………………………………...42
圖4-11-3 OPB-ADC controller IP架構圖。………………………………………...43
圖4-12-1 OPB - VPC IP架構圖。………………………………….……………...44
圖4-13-1 LM4550[15] 架構圖。.……………………………………………..…...45
圖4-14-1 System ACE controller 架構圖[16] 。………………………………….46
圖5-1-1 驗證系統架構圖。………………………………………………………...48
圖5-2-1 圖2-1-5中第一個QRS-Complex的12象限累加結果分佈圖。………...49
圖5-2-2 圖2-1-5中第二個QRS-Complex的12象限累加結果分佈圖。………...50
圖5-2-3 圖2-1-5中第三個QRS-Complex的12象限累加結果分佈圖。………...50
圖5-2-4 圖2-1-5中第一個QRS-Complex的12象限累加結果分佈。…………...51
圖5-2-5 圖2-2-3中第二個QRS-Complex的12象限累加結果分佈圖。………....51
圖5-2-6 圖2-2-3中第一個QRS-Complex的12象限累加結果分佈圖。………...52
圖5-2-7 圖2-2-3中第三個QRS-Complex的12象限累加結果分佈圖。………...52
圖5-2-8 圖2-2-3中第四個QRS-Complex的12象限累加結果分佈圖。………...53
圖5-2-9 MIT BIH 119W2任意一VPC QRS-Complex的累加結果分佈圖一。…...53
圖5-2-10 MIT BIH 119W2任意一VPC QRS-Complex的累加結果分佈圖二。....54
圖5-2-11 MIT BIH 119W2任意一VPC QRS-Complex的累加結果分佈圖三。...54
圖 6-1 象限分割示意圖。……………………………….…………….…………...61
圖6-2 心跳速率過快的案例1。……………………………………………....…...62
圖6-3 心跳速率過快的案例2。……………………………………….…………...62


表目錄

表4-1 各種MCU在Dhrystone Benchmark 的測試結果。………………………32
表5-3-1 Heart beats detection 結果。…………………………………….…………57
表5-3-1 Heart beats detection 結果表。………………………………….…………57
表5-4-1 繞線詳細結果表。……………………………….………………...………60
[1] J.-W. Lee, K.-S. Kim, B. Lee, B. Lee, and M.-H. Lee, “A real time QRS detection using delay-coordinate mapping for the microcontroller implementation,” Annals of Biomedical Engineering, vol. 30, no. 9, pp. 1140–1151, 2002.
[2] Pan, Jiapu; Tompkins, Willis J.; “A Real-Time QRS Detection Algorithm”. Biomedical Engineering, IEEE Transactions on 22-26 March 1985 Page(s):230 – 236,Volume BME-32, Issue 3
[3] Meyer, C.; Gavela, J.F.; Harris, M. ”Combining Algorithms in Automatic Detection of QRS Complexes in ECG Signals” Information Technology in Biomedicine, IEEE Transactions on, July 2006, Volume 10, Issue 3, Page(s):468 – 475
[4] Amann, A.; Tratnig, R.; Unterkofler, K.; “Detecting Ventricular Fibrillation by Time-Delay Methods”. Biomedical Engineering, IEEE Transactions on Jan. 2007 Page(s):174 - 177, Volume 54, Issue 1
[5] Herreros A; Baeyens E; Peran JR; ”An Algorithm for Phase-Space Detection of P Characteristic Point” Conference of the IEEE EMBS August 23-26, 2007.
[6] Ahola, T.; Korpinen, P.; Rakkola, J.; Ramo, “Wearable FPGA Based Wireless Sensor Platform”. Conference of the IEEE EMBS 22-26 Aug. 2007 Page(s):2288 - 2291
[7] Foist, R. B.; Grecu, C. S.; Ivanov, A.; Turner, R. F. B. “An FPGA Design Project: Creating a PowerPC Subsystem Plus User Logic”; IEEE Transaction on Education Volume 51, Issue 3, Aug. 2008 Page(s):312 - 318
[8] Sodagar, A.M.; Wise, K.D.; Najafi, K. “A Fully Integrated Mixed-Signal Neural Processor for Implantable Multichannel Cortical Recording” , IEEE Transactions on Biomedical Engineering Volume 54, Issue 6, Part 1, June 2007 Page(s):1075 - 1088
[9]《Custom Peripheral Design Guide》http://www.xilinx.com
[10]《Digital Clock Manager (DCM) Module》http://www.xilinx.com
[11]《PowerPC 405 Processor Block Guide》http://www.xilinx.com
[12]《OPB Interrupt Controller》http://www.xilinx.com
[13]《TLV2556I datasheet》http://www.ti.com
[14]《OPB IPIF》http://www.xilinx.com
[15]《LM4550》National Semiconductor
[16]《System ACE CompactFlash Solution》http://www.xilinx.com
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔