跳到主要內容

臺灣博碩士論文加值系統

(98.82.140.17) 您好!臺灣時間:2024/09/08 03:10
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:劉洪禧
研究生(外文):Hung-Hsi Liu
論文名稱:以FPGA實現可變增益放大器增益控制
論文名稱(外文):FPGA implements variable gains control of the variable gain amplifier
指導教授:陳淳杰
指導教授(外文):Chun-Chien Chen
學位類別:碩士
校院名稱:中原大學
系所名稱:電子工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:83
中文關鍵詞:硬體描述語言可變增益放大器FPGA
外文關鍵詞:Variable Gain AmplifHardware Description LanguageFPGA
相關次數:
  • 被引用被引用:0
  • 點閱點閱:419
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
可程式化邏輯閘陣列(Field Programmable Gate Array,FPGA)可由使用者來實現複雜電路與可重複燒錄的特性於單一晶片中。本論文利用Verilog硬體描述語言(Hardware Description Language,HDL)來實現一個可變增益放大器(Variable Gain Amplifier,VGA)的增益控制部份,並運用由上而下的設計方法,以查表法(look-up-table,LUT)減少設計複雜度,使得可變增益的動作更容易達成。最後,配合Modelsim模擬與驗證於Altera EP1C6 FPGA。
Field Programmable Gate Array (FPGA) can be used to implement complex logic function and provide rapid field re-programmable ability in a single chip design application. This thesis describes the use of hardware design language Verilog and the implementation of a variable gain controller in a Variable Gain Amplifier. A top-down methodology is applied in this design to make the design clearer and easier for maintenance. A look up table (LUT) mechanism is applied to realize faster computing and simplify the design complexity. The design is simulated by Modelsim and implemented by Altera FPGA EP1C6.
目錄
摘要 I
Abstract II
致謝 III
論文目錄 IV
圖目錄 VI
表目錄 IX
第一章 緒論 1
1-1研究背景 1
1-2研究動機 1
1-3論文大綱 2
第二章 可變增益放大器架構之探討 3
2-1虛擬指數型可變增益放大器 6
2-2近似指數型可變增益放大器 13
2-3源極衰減電阻型可變增益放大器 15
2-4可程式增益放大器 18
第三章FPGA與硬體描述語言 22
3-1數位邏輯晶片之分類 22
3-2 FPGA簡介 25
3-2-1 FPGA架構 26
3-2-2 Altera cyclone EP1C6T144C8簡介 28
3-2-3 FPGA 設計流程 40
3-3 硬體描述語言(Hardware description language) 45
3-3-1 VHDL 簡介 45
3-3-2 Verilog HDL 簡介 49
第四章 Altera FPGA實體驗證可變增益控制 53
4-1電路探討 53
4-2系統架構 56
4-3模擬與實驗結果 57
第五章 結論與未來展望 63
參考文獻 65
附錄A FPGA 實驗版 67


圖目錄
圖2-1 Gilbert multiplier 的電路圖 5
圖2-2 自動增益控制回路系統方塊圖 5
圖2-3 可變增益放大器之方塊圖 6
圖2-4 傳統虛擬指數型可變增益放大器之電路圖 8
圖2-5 可變增益放大器之增益控制 8
圖2-6 可變增益放大器之增益級電路 9
圖2-7 差動對之電路圖 9
圖2-8 汲極電流變化對於輸入電壓之關係圖 10
圖2-9 另一種虛擬指數型可變增益放大器 12
圖2-10 近似指數多項式之方塊圖 14
圖2-11 近似指數型可變增益放大器之電路圖 14
圖2-12 源極衰減電阻型可變增益放大器 16
圖2-13 兩個不同轉導之MOS架構 17
圖2-14 一個利用兩個MOS之轉導電路 17
圖2-15 非反相放大器 18
圖2-16 反相放大器 19
圖2-17 可程式增益放大器之電路圖 21
圖3-1 數位積體電路分類 23
圖3-2 FPGA元件架構 28
圖3-3 Cyclone FPGA元件架構 30
圖3-4 Cyclone LE架構圖 31
圖3-5 Cyclone LE普通模式 33
圖3-6 Cyclone LE動態模式 33
圖3-7 Cyclone LAB結構 34
圖3-8 Cyclone LAB陣列 35
圖3-9 LAB控制信號生成邏輯圖 36
圖3-10 快速進位選擇鏈 37
圖3-11 LUT和暫存器鏈的使用 38
圖3-12 FPGA設計流程圖 40
圖3-13 Quartus II 設計流程 44
圖3-14 VHDL程式架構 47
圖4-1 本論文實現可變增益放大器之電路圖 54
圖4-2 主放大器電路圖 54
圖4-3 可變增益放大器增益控制架構 57
圖4-4 4.5 dB/step增益控制狀態結果 59
圖4-5 5.0 dB/step增益控制狀態結果 60
圖4-6 Altera Cyclone實驗版 61
圖4-7 增益控制APR晶片圖形與接腳定義 62
圖A-1 Altera Cyclone EP1C6T144C8發展板元件配置圖 67
圖A-2 Configuration Device設定 71
圖A-3 Convert Programming Files設定 72
圖A-4 ByteBlaster II設定 73
圖A-5 AS Mode燒錄設定 73
圖A-6 JTAG Mode燒錄設定 74


表目錄
表3-1 Gate array Standard Cell FPGA/ASIC比較表 25
表3-2 Altera cyclone 系列規格 29
表3-3 Altera cyclone 家族系列規格比較 39
表3-4 Verilog四種數值準位 52
表4-1 所有增益控制狀態表 55
表4-2 所有增益控制真值表 56
表4-3 整個增益控制FPGA合成結果 58
表A-1 Altera Cyclone EP1C6T144C8接腳定義 68
[1]Roy, Suhash C. Dutta; “Digitally Programmable Gain Amplifiers,” Instrumentation and Measurement, Vol. 33, pp.329 – 332,1984
[2]Po-Chiun Huang, Li-Yu Chiou, and Chorng-Kuang Wang, “A 3.3-V CMOS wideband exponential control variable-gain-amplifier,” in IEEE International Symposium on Circuit and Systems. Vol. 1, pp. 285 – 288, June 1998.
[3]Cheng-Chieh Chang; Shen-Iuan Liu, "Pseudo-exponential function for MOSFETs in saturation", Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on Vol. 47, Issue 11, pp.1318 - 1321, 2000.
[4]Razavi, Design of Analog CMOS Integrated Circuits: McGraw-Hill, 2001.
[5]吳中浩著 ' VHDL概論:由模擬到合成'全華科技,2002。
[6]Quoc-Hoang Duong, and Sang-Gug Lee, “A 35 dB-linear exponential function generator for VGA and AGC applications,” Design Automation, pp. 304 – 309 , Jan. 2004.
[7]Wei Hu, Seunghyun Song, Bongryul Choi, and Jae-Whui Kim, “Design of a 1.8 V high frequency CMOS variable gain amplifier with a novel dB-linear gain structure,” in Symp. MWSCAS on Circuits and Systems, Vol. 1, pp. 125 – 128, July 2004
[8]Gonggui Xu, and H. Bilhan, “A programmable gain amplifier buffer design for video applications,” in Symp. ISCAS on Circuits and Systems, Vol. 1, pp. 557 – 560, May 2004.
[9]A. S. Sedra and K. C. Smith, Microelectronic Circuits, 5/e. Philadelphia, PA: Saunders College Publishing, 2004.
[10]Quoc-Hoang Duong, Le-Quan, and Sang-Gug Lee, “An all CMOS 84dB-linear low-power variable gain amplifier,” in VLSI Circuits Symposium on Digest of Technical Papers, pp. 114 – 117, June 2005.
[11]Chua-Chin Wang; Ching-Li Lee; Li-Ping Lin; Yih-Long Tseng, “Wideband 70dB CMOS digital variable gain amplifier design for DVB-T receiver's AGC,” Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on 23-26 May 2005 Page(s):356 - 359 Vol. 1.
[12]簡弘倫著 ' Verilog 晶片設計-使用ModelSim' 文魁資訊,2005。
[13]Jie-Wei Lai, Yu-Ju Chuang, K. Cimino, and Milton Feng, “Design of variable gain amplifier with gain-bandwidth product up to 354 GHz implemented in InP-InGaAs DHBT technology,” in IEEE Trans. Microwave Theory and Techniques, Vol. 54, pp. 599 – 607, Feb. 2006.
[14]Quoc-Hoang Duong; Quan Le; Chang-Wan Kim; Sang-Gug Lee; “A 95-dB linear low-power variable gain amplifier,” Circuits and Systems I: Regular Papers, IEEE Transactions on Volume 53, Issue 8, Aug. 2006 Page(s):1648-1657
[15]胡運忠, “應用於超寬頻無線通訊系統之低功率可變增益放大器”,中原大學電子工程學系碩士學位論文, 2006.
[16]Quoc-Hoang Duong, T. J. Park, E. J. Kim, and Sang-Gug Lee, “An all CMOS 743 MHz variable gain amplifier for UWB systems,” in Symp. ISCAS on Circuits and Systems, pp. 21 – 24, May 2006.
[17]鄭信源著 ' Verilog 硬體描述語言數位電路-設計實務' 儒林,2007。
[18]鄭信源著 '一次就學會 Verilog 與 VHDL' 儒林,2007。
[19]潘松、黃繼業著 '電子設計自動化-EDA與VHDL' 五南,2007。
[20]Nguyen, H.-H., et al.: 'Low-power 42dB-linear single-stage digitally-controlled variable gain amplifier,' Electronics Letters, 2008, 44, (13), pp. 780-782
[21]Nguyen, H.-H., et al.: '84dB 5.2mA digitally-controlled variable gain amplifier,' Electronics Letters, 2008, 44, (5), pp. 344-345
[22]胡振華著 ' VHDL與FPGA設計(修訂版)'全華科技,2008。
[23]江允貴 ‘VHDL語言及FPGA/CPLD應用技術實作’自強基金會,2008。
[24]Chun-Chieh Chen, Nan-Ku Lu and Yi-Zhi Zeng, "Low Gain Error, Linear-in-dB Variable Gain Amplifier with Programmable Gain Range and Gain Steps", submitted to AEU - International Journal of Electronics and Communications, 2009
[25]Altera Quartus II handbook http://www.altera.com/literature/hb/qts/quartusii_handbook.pdf
[26]Cyclone Device Handbook http://www.altera.com/literature/hb/cyc/cyc_c5v1_01.pdf
[27]Magic Board User Guide
http://WWW.ICSHOPPING.COM
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top