(3.236.222.124) 您好!臺灣時間:2021/05/13 01:31
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:林盈材
研究生(外文):Ying-Tsai Lin
論文名稱:以差動差分電流傳輸器為主動元件設計電壓式三階橢圓濾波器
論文名稱(外文):Voltage-Mode Third-Order Elliptic Filter Employing DDCCs
指導教授:張俊明
指導教授(外文):Chun-Ming Chang
學位類別:碩士
校院名稱:中原大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:73
中文關鍵詞:低通濾波器差動差分電流傳輸器橢圓濾波器
外文關鍵詞:low-pass filerDDCCelliptic filter
相關次數:
  • 被引用被引用:0
  • 點閱點閱:92
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文主要實現一個高頻三階橢圓濾波電路。類比濾波器是以最簡電路和精準的輸出信號為設計重點,故本文以此為目標而提出的設計法,先將三階低通橢圓轉移函數以矩陣模式表示,並使用主動元件特性完成矩陣關係式。電路中的主動元件主要採用特別的電流式主動元件:差分差動電流傳輸器(Differential Difference Current Conveyor,簡稱DDCC),可將浮接的元件改成接地元件,完成的電路中使用三個主動元件、三個接地電容及四個接地電阻,以完成最簡電路。
設計完成的電路以1M(hz)為操作頻率,並以電路模擬軟H-Spice使用TSMC035μm製程進行電路模擬,在考慮主動元件的追踨誤差後其結果擁有精準的輸出信號,電路操作於更高頻率,並探討追踨誤差以及寄生效應相互關係,與其影響輸出信號不精準的因素,最後利用被動元件對頻率響應的敏感度分析做深入研究,將被動元件值進行理論調整而改善誤差,並使電路在高頻時(100Mhz)仍有精準的輸出信號。
This brief presents a voltage-mode third-order elliptic filter in the high frequency.
In this circuit design, it is focused on using simplified structure and having accurate output-signal. In this thesis, we offer a method to design the circuit that employing differential difference current conveyor (DDCC),using third-order lowpass transfer function to design the circuit. In this circuit design, we propose a three differential difference current conveyor and three grounded capacitors, and four grounded resistors. In addition, we use the minimum number of active and passive components(three grounded capacitors and four grounded resistors) and consider the non-idea effect. Therefore, we analyze the sensitivity of the passive elements and research in depth.

The simulation of this paper uses H-Spice with TSMC035 process to obtain the results. From the simulation results, it can verify that the circuit enjoys the following advantages: (i) high filter performance (ii) low sensitivity. By using Matlab to testify the theoretical predictions, we can observe the difference between theoretical parts and simulation parts.
目錄
摘要 I
Abstract II
目錄 III
圖目錄 IV
表目錄 VI
第一章 緒 論 1
第二章 歷史背景與元件介紹 4
2-1 相關主動元件的介紹 4
2-1.1 第二代電流傳輸器 (CCII; second-generation Current Conveyor) 5
2.1-2 差分差動放大器(DDA; Differential Difference Amplifier) 7
2.1-2 差分差動電流傳輸器(Differential Difference Current Conveyor) 9
2-1.3 電壓差動電流傳輸器(Differential Voltage Current Conveyor) 12
2-1.4 第二代完全差動電流傳輸器(Fully Differential second-generation Difference Current Conveyor) 14
2-2 DDCC特性介紹 16
2-2.1 電壓追踨誤差 17
2-2.2 電流追踨誤差 19
2-2.3 以DDCC表示電路並探討追踨誤差 20
2-3 結論 22
第三章 文獻回顧 23
3-1 橢圓(Elliptic)濾波器 23
3-2 三階橢圓濾波電路之參考文獻 25
3-3 結論 28
第四章 以DDCC為主動元件設計三階橢圓濾波電路 29
4-1 電路設計 29
4-2 電路的模擬結果 38
4-3 探討高頻時的電路模擬 44
4-4 敏感度分析 59
4-5 結論 63
第五章 結論與未來研究方向 65
參 考 文 獻 66


圖目錄
圖2.1 CCII之結構方塊圖 5
圖2.2 CCII+之內部電路圖 6
圖 2.3 CCII–之內部電路圖 6
圖2.4 DDA內部電路 7
圖2.5 DDA元件符號 7
圖2.6 正型DDCC之元件符號 9
圖2.8 正型DDCC之內部電路 10
圖2.9 負型DDCC之內部電路 10
圖2.10 為利用電流鏡之技術來取代內部偏壓電流I 11
圖2.11 DVCC之元件符號 12
圖2.12 DVCC之內部CMOS電路 13
圖2.16 FDCCII之元件符號 14
圖2.17 FDCCII之內部電路 15
圖2.20利用電流鏡之技術製造反相電流輸出端 15
圖2.13 DDCC+內部電路 16
圖2.14 與頻率之關係圖 18
圖2.15 與頻率之關係圖(X端接1kΩ及Z端接1kΩ) 19
圖2.15 與頻率之關係圖(X端接1kΩ及Z端接10pF) 20
圖2.16 以DDCC連接電路 20
圖2.16兩端點電壓差的電流表示圖 21
圖3-1 低通信號響應 24
圖3-2 橢圓與巴特沃茲信號比較 24
圖3-4 設計概念圖 25
圖3-4先前學者所提出三階橢圓濾波電路(1) 25
圖3-5 OTA元件符號及特性 26
圖3-6先前學者所提出奇數n階橢圓濾波電路 27
圖3-7先前學者所提出三階橢圓濾波電路(2) 27
圖4.1 以DDCC表示方程式(1) 36
圖4.2 以DDCC表示方程式(2) 36
圖4.3 以DDCC表示方程式(3) 36
圖4.4 三階橢圓濾波電路 37
圖4.5 H-Spice 於1Mhz的模擬結果 39
圖4.6 使用MATLAB比較於1Mhz時的模擬結果與理論值 39
圖4.7 電壓的追縱誤差與頻率關係 41
圖4.8 電流的追縱誤差與頻率關係 42
圖4.9 於1Mhz時完成補償的模擬值 43
圖4.10 使用MATLAB比較完成補償模擬值與理論值 43
圖4.11 改變電容的模擬結果 45
圖4.13 於5Mhz的模擬結果 45
圖4.14 5Mhz的輸出比較圖 46
圖4.15 改變電導的模擬結果 47
圖4.16 改變電容的模擬結果 48
圖4.17 於10Mhz時的模擬結果 48
圖4-18 被動元件變化與輸出信號關係 50
圖4.19 於10Mhz時調整的模擬結果 51
圖4.20 理論值與補償值及調整後的波形比較 52
圖4.21 50Mhz 的輸出比較圖 53
圖4.23 50Mhz 的輸出比較圖 53
圖4.24 於50Mhz時調整完的模擬結果 56
圖4.25 100Mhz 的輸出比較圖 57
圖4.27 於100Mhz時模擬結果 57
圖4-28 被動元件對fp敏感度與頻率關係 60
圖4-29被動元件對fs敏感度與頻率關係 61
圖4-30被動元件對A1敏感度與頻率關係 62
圖4-31被動元件對A2敏感度與頻率關係 62
圖4-32 被動元件對A1敏感度與頻率關係 63


表目錄
表2.1 DDCC內部MOS參數 17
表4-1 於1Mhz時比較模擬值與理論值 40
表4-2 1Mhz的追縱誤差值 42
表4-2 比較補償的模擬值與理論值 44
表4-3 補償值的比較 46
表4-4 5Mhz時的輸出比較 47
表4-5 理論值與補償值的比較 49
表4-6 被動元件的敏感度關係 50
表4-7 被動元件的敏感度關係 51
表4-7 理論值與補償值及調整後的數值比較 52
表4-8 理論值與模擬值比較 54
表4-9被動元件的敏感度關係 55
表4-10 敏感度與調整結果 55
表4-11 於50Mhz時各項數值比較 56
表4-12 於100Mhz時理論與模擬比較 58
表4-12 被動元件的敏感度關係 58
表4-13 被動元件對fp敏感度與頻率關係 60
表4-14被動元件對fs敏感度與頻率關係 61
表4-15被動元件對A1敏感度與頻率關係 61
表4-16被動元件對A2敏感度與頻率關係 62
表4-17 被動元件對A1敏感度與頻率關係 63
[1] T.B.Leonard, “RC-active circuit theory and design,” Prentice-Hall, Inv., Englewood Cliffs, new Jesey07632, USA, 1980.

[2] B. Wilson, “Recent developments in current conveyors and current- mode circuits”, Proc. Inst. Elect. Eng., Pt. G, vol. 137, no. 2, pp. 63-77, 1990.

[3] W. Chiu, S. I. Liu, H. W. Tsao, and J. J. Chen: “CMOS differential difference current conveyors and their applications,” IEE Proc.-Circuit Device Syst., 143,(2),pp.91-96,1996.

[4] K. C. Smith, and A. Sedra, “A second-generation current conveyor and it's applications”, IEEE Trans., CT-17, pp.132-134, 1970.

[5] SACKINGER, E., and GUGGENBUHL,W.: “A Versatile Building Block: The CMOS Differential Difference Amplifier’, IEEE J.,1987,SC-22 pp. 287-294.

[6] D. C. Wadsworth, ‘‘Accurate current conveyor topology and monolithic implementation,’’ IEE Proc., Pt. G, vol. 137, pp. 88-94, 1990.

[7] C. Acar, and H. Kuntman, ‘‘Limitations on input signal level in voltage–mode active-RC filters using current conveyors’’, Microelectron. J., 30, pp. 69-76, 1999.

[8] H. O. Elwan, and A. M. Soliman, “Novel CMOS differential voltage current conveyor and its applications,” IEE Proc.-Circuit Device Syst., 144,(3),pp.195-200,1997.

[9] A. El-Adawy, A. M. Soliman, and H. O. Elwan,‘‘A novel fully differential current conveyor and applications for analog VLSI’’, IEEE Trans. Circuits Syst. II , 47, (4), pp. 306-313, 2000.


[10] W. Y. Chiu, and J. W. Horng “High-input and low-output impedance
voltage-mode universal biquadratic filter using DDCCs,” IEEE: Trans. Circuit Syst. Pt-II, vol. 54, no. 8, pp. 649-652, Nov. 2007.


[11] Y. S. Hwang, W. Chiu, S. I. Liu, D. S. Wu, and Y. P. Wu, “High frequency linear transformation elliptic filters employing minimum number of OTAs”, Electron. Lett., vol. 31, no. 18, pp. 1562-1564, Aug. 1995.

[12] Y. Sun,J. K.Fidler, “Synthesis and performance analysis of universal
minimum component integrator-based IFLF OTA-grounded capacitor filter”, IEE Proc. -Circuits Devices Syst., vol. 143, no. 2, April. 1996.

[13] Shu-Hui Tu; Chun-Ming Chang; Ross, J.N.; Swamy, M.N.S., “
Analytical Synthesis of Current-Mode High-Order Single-Ended-
Input OTA and Equal-Capacitor Elliptic Filter Structures With the Minimum Number of Components” IEEE Trans. Circuits Syst. I , Volume 54, Issue 10, , pp. 2195 - 2210, Oct. 2007
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔