臺灣博碩士論文加值系統

在科技不斷進步之下，傳統家庭數位化的發展是必然的趨勢，然而，數位化家庭的佈線與架設裝置都需要消耗大量成本，不過在每個家庭中都有完善的電源設施，所以電力線可以說是一般家庭內之最佳傳輸媒介，用其進行資料傳輸、網際網路及遠端監控等工作。本文主要是利用FPGA晶片來實現正交分頻多工(OFDM)之調變以進行信號在電力線傳輸，首先將輸入資料進行前向錯誤糾正技術(FEC)之編碼，將其結果進行正交分頻多工之調變後，以電力線為傳輸媒介來做資料傳輸，再將電力線上擷取到的資料以正交分頻多工做解調，最後再做錯誤更正碼之解碼以還原原始資料。 本文所使用的FPGA晶片為Altera公司所開發之Stratix系列實驗板，其中IFFT/FFT轉換以及FIR濾波器是利用Altera公司所設計之IFFT/FFT 、FFT MegaCore Function來實現。本文利用耦合電路將訊號耦合至電力線通道，並分別為改變電力線長短與在不同位置上並聯負載兩種方式作為測試，錯誤率並無明顯上升，另一探討訊號雜訊比(SNR)作錯誤率之統計，結果顯示藉由改變編碼方式，能使資料錯誤率降低至最小。

Because of the progress of science and technology, the digital improvement of traditional household is an inevitable trend. However, the wiring and device of the digital house require high cost. There is almost a perfect power facility in every household. Therefore, power line is the best transmission media applying to data communication, internet and monitoring in the remote side. This thesis mainly developed the Orthogonal Frequency Division Multiplexing Modulation (OFDM) by using Field Programmable Gate Array (FPGA) in order to accomplish power line communication. Firstly, the input data need to be encoded with Forward Error Correction (FEC) and then the results are sent to the OFDM modulation. Then the power line is used to deal with data communication which is prepared for decoding with OFDM. Finally, it has to do the decode of error code for the sake of returning original data. In this thesis, an FPGA, which is an experiment board developed by Altera company, is used. The IFFT/FFT and FIR are conducted by MegaCore Functions designed by Altera company. We send the signal onto power line channel by coupling circuit and find that the error rate doesn’t increase when testing by varying the lengths of the power line and the parallel load in different positions. The error rate also studied through different signal noise rates (SNR). It can be found that the corresponding error rate can be reduced by changing the modulations.

目 錄
摘要 ............................................................................................................. I
Abstract .................................................................................................... III
致謝 ............................................................................................................ V
目錄 ......................................................................................................... VII
圖目錄 ...................................................................................................... XI
表目錄 ................................................................................................... XIX
第一章 緒論 ............................................................................................... 1
1-1 研究動機與目的 .......................................................................... 1
1-2 文獻回顧 ...................................................................................... 1
1-3 研究方法及流程 .......................................................................... 2
1-4 論文貢獻 ...................................................................................... 2
1-5 論文架構 ...................................................................................... 3
第二章 電力線傳輸系統之原理與介紹 .................................................. 5
2-1 電力線傳輸發展與簡介 .............................................................. 5
2-2 電力線傳輸與其它傳輸的優劣比較 .......................................... 5
2-3 電力線傳輸之特性 ...................................................................... 6
2-4 電力線傳輸技術與種類 ............................................................ 12
2-5 電力線之規格與傳輸標準規範 ................................................ 14
第三章 正交分頻多工(OFDM)的原理與介紹 ..................................... 17
3-1 正交分頻多工系統之簡介 ........................................................ 17
3-2 正交分頻多工之數學模型 ........................................................ 18
3-2-1 錯誤更正碼(Error-Correcting Code, ECC) ..................... 18
3-2-2 交叉存取(Interleaving) .................................................. 21
3-2-3 訊號映射(Mapping) ......................................................... 24
3-2-4 傅利葉轉換(FFT) ............................................................ 27
3-2-5 保護區間(Guard Interval) ................................................ 28
3-2-6 I/Q調變器(I/Q Modulator) ............................................... 29
3-3 正交分頻多工(OFDM)系統之優缺點 ...................................... 31
第四章 FPGA晶片設計流程與工具 .................................................... 33
4-1 FPGA晶片之簡介 ...................................................................... 33
4-2 積體電路晶片設計流程 ............................................................ 34
4-3 晶片設計之使用工具 ................................................................ 35
4-3-1 Altera Stratix 發展板........................................................ 35
4-3-2 Quartus II ........................................................................... 40
4-4 FFT/IFFT MegaCore之使用方法 .............................................. 46
4-5 FIR MegaCore之使用方法 ........................................................ 52
第五章 本論文之研究方法 .................................................................... 57
5-1 簡介 ............................................................................................ 57
5-2 FPGA之設計架構 ...................................................................... 58
5-2-1 資料發送端之架構 .......................................................... 58
5-2-2 資料接收端之架構 .......................................................... 71
5-3耦合電路 ..................................................................................... 85
5-4 電力線通道之架構 .................................................................... 86
5-4-1 單純改變電力線長短 ...................................................... 87
5-4-2 在電力線中並聯負載 ...................................................... 87
5-4-3在發送端加入雜訊並耦合至電力線上 ........................... 89
第六章 實作結果分析 ............................................................................ 91
6-1 簡介 ............................................................................................ 91
6-2改變電力線長短以計算其錯誤率之統計 ................................. 91
6-3 改變電力線中並聯負載大小以計算其錯誤率之統計 ............ 98
6-4 再發送端加入雜訊並耦合至電力線上 .................................. 109
第七章 結論與未來展望 ...................................................................... 139
7-1 結論 .......................................................................................... 139
7-2 未來展望 .................................................................................. 139
參考文獻 ................................................................................................. 141
圖目錄
圖2-1 電力線網路系統上的各種雜訊源 ............................................ 7
圖2-2 可調式光源脈衝雜訊 ................................................................ 8
圖2-3 開關式電源音頻雜訊 ................................................................ 8
圖2-4 交流電動機高頻脈衝雜訊 ........................................................ 9
圖2-5 電力線之多重路徑 .................................................................. 10
圖2-6 白天電力線通道之通道響應 .................................................. 11
圖2-7 夜晚電力線通道之通道響應 .................................................. 11
圖2-8 電力線網路上家電之阻抗分布圖 .......................................... 12
圖2-9 歐洲電力線頻帶使用規範 ...................................................... 15
圖3-1 正交分頻多工調變(OFDM)之架構 ........................................ 17
圖3-2 交叉存取步驟一說明圖 .......................................................... 22
圖3-3 交叉存取步驟二說明圖 .......................................................... 23
圖3-4 QPSK編碼映射圖 ................................................................... 24
圖3-5 16-QAM編碼映射圖 .............................................................. 25
圖3-6 64-QAM編碼映射圖 .............................................................. 26
圖3-7 FFT MegaCore指數調整數據 ................................................ 28
圖3-8 多重路徑效應 .......................................................................... 29
圖3-9 循環前置區間之示意圖 .......................................................... 29
圖3-10 I/Q調變原理圖 ........................................................................ 30
圖3-11 I/Q解調變原理圖 .................................................................... 31
圖4-1 Altera Stratix 數位訊號處理晶片發展板外觀圖 .................... 36
圖4-2 Altera Stratix 數位訊號處理晶片發展板方塊圖 .................... 39
圖4-3 QuartursⅡ之圖形用戶介面 ...................................................... 40
圖4-4 QuartursⅡ建立新專案並指定目標元件或元件系列 .............. 41
圖4-5 程式文字編輯器 ........................................................................ 42
圖4-6 電路圖編輯器 ............................................................................ 42
圖4-7 編譯狀態視窗 ............................................................................ 43
圖4-8 模擬工具 (Simulator Tool) ..................................................... 44
圖4-9 時間分析工具 (Timing Analyzer Tool) .................................. 44
圖4-10 晶片接腳編輯器 ...................................................................... 45
圖4-11 程式燒錄介面 .......................................................................... 45
圖4-12 MegaCore之使用方式 ............................................................ 46
圖4-13 模組之選擇與建立路徑 .......................................................... 47
圖4-14 IFFT/FFT MegaCore之設定方式 ........................................... 48
圖4-15 IFFT/FFT MegaCore之運算長度與精確度設定 ................... 49
圖4-16 IFFT/FFT MegaCore編譯後語法之設定 ............................... 49
圖4-17 IFFT/FFT之接腳設定電路圖 ................................................. 50
圖4-18 FIR模組之選擇與建立路徑 ................................................... 52
圖4-19 FIR Compiler MegaCore之設定方式 ..................................... 53
圖4-20 FIR Compiler之濾波係數、截止頻率與取樣率設定 .......... 54
圖4-21 FIR Compiler之輸入、輸出位元寬度及係數精度設定 ...... 55
圖4-22 FIR Compiler編譯後語法之設定 ........................................... 55
圖5-1 本論文之架構 .......................................................................... 58
圖5-2 資料發送端之電路圖 .............................................................. 59
圖5-3a 資料發送端之除頻器輸出625KHz ........................................ 59
圖5-3b 資料發送端之除頻器輸出10MHz ......................................... 59
圖5-4 資料發送端之類比轉數位(A/D) ............................................ 60
圖5-5a 資料發送端之錯誤更正碼 ...................................................... 60
圖5-5b FEC程式設計流程圖 .............................................................. 61
圖5-6a 資料發送端之交叉存取 .......................................................... 62
圖5-6b 交叉存取說明圖 ...................................................................... 62
圖5-6c interleaving程式設計流程圖 .................................................. 63
圖5-7a 資料發送端之mapping ........................................................... 64
圖5-7b mapping程式設計流程圖 ....................................................... 65
圖5-8 資料發送端之Reset重置 ....................................................... 66
圖5-9 資料發送端之IFFT運算 ........................................................ 66
圖5-10a 資料發送端之保護區間CP .................................................. 67
圖5-10b 保護區間說明 ........................................................................ 67
圖5-10c 保護區間程式設計流程圖 .................................................... 68
圖5-11a 資料發送端之IQ調變 .......................................................... 69
圖5-11b IQ調變程式設計流程圖 ....................................................... 69
圖5-12 資料發送端之數位轉類比 .................................................... 70
圖5-13 資料發送端合成結果 ............................................................ 70
圖5-14 資料發送端之時序分析結果 ................................................ 71
圖5-15 資料接收端之電路圖 ............................................................ 71
圖5-16 資料接收端之類比轉數位 .................................................... 72
圖5-17a 資料接收端之IQ解調變 ...................................................... 72
圖5-17b IQ解調變程式設計流程圖 ................................................... 73
圖5-18 資料接收端之FIR ................................................................. 74
圖5-19a 資料接收端之移除保護區間CP .......................................... 74
圖5-19b 移除保護區間程式設計流程圖 ............................................ 75
圖5-20 資料接收端之FFT運算 ....................................................... 76
圖5-21a 資料接收端之FFT指數調整 ............................................... 76
圖5-21b FFT MegaCore的指數調整程式設計流程圖 ...................... 77
圖5-22a 資料接收端之de_mapping解碼 .......................................... 78
圖5-22b de_mapping程式設計流程圖 ............................................... 79
圖5-23a 資料接收端之移除交叉存取 ................................................ 80
圖5-23b 交叉存取說明圖 .................................................................... 80
圖5-23c 移除交叉存取程式設計流程圖 ............................................ 81
圖5-24a 資料接收端之移除錯誤更正碼 ............................................ 82
圖5-24b 移除錯誤更正碼程式設計流程圖 ........................................ 83
圖5-25 資料接收端之資料存取 ........................................................ 83
圖5-26 資料接收端之數位轉類比 .................................................... 84
圖5-27 資料接收端之合成結果 ........................................................ 84
圖5-28 資料接收端之時序分析結果 ................................................ 85
圖5-29 傳送端和接收端之耦合電路 ................................................ 86
圖5-30 電力線實作通道(單純改變電力線長短) ............................. 87
圖5-31 電力線實作通道(在電力線通道中並聯負載接近發送端)..88
圖5-32 電力線實作通道(在電力線通道中並聯負載接近接收端) .89
圖5-33 電力線實作通道(在發送端加入雜訊並耦合至電力線上) .90
圖6-1a QPSK經過四次計算輸出顯示結果 ..................................... 92
圖6-1b 將示波器顯示速度提高50倍之輸入端-QPSK .................. 93
圖6-1c 將示波器顯示速度提高50倍之輸出端-QPSK .................. 93
圖6-1d QPSK電力線長20米無負載狀態輸入輸出資料比較....... 94
圖6-2a 16-QAM經過兩次計算輸出顯示結果 ................................ 94
圖6-2b 將示波器顯示速度提高50倍之輸入端-16-QAM .............. 95
圖6-2c 將示波器顯示速度提高50倍之輸出端-16-QAM .............. 95
圖6-2d 16-QAM電力線長20米無負載狀態輸入輸出資料比較 .. 96
圖6-3a 64-QAM經過一次計算輸出顯示結果 ................................ 96
圖6-3b 將示波器顯示速度提高50倍之輸入端-64-QAM .............. 97
圖6-3c 將示波器顯示速度提高50倍之輸出端-64-QAM .............. 97
圖6-3d 64-QAM電力線長20米無負載狀態輸入輸出資料比較 .. 98
圖6-4a 將示波器顯示速度提高50倍之輸入端-QPSK .................. 99
圖6-4b 將示波器顯示速度提高50倍之輸出端-QPSK ................ 100
圖6-4c QPSK-150瓦特負載靠近發送端輸入輸出資料比較 ....... 100
圖6-5a 將示波器顯示速度提高50倍之輸入端-16-QAM ............ 101
圖6-5b 將示波器顯示速度提高50倍之輸出端-16-QAM ............ 101
圖6-5c 16-QAM-150瓦特負載靠近發送端輸入輸出資料比較 ... 102
圖6-6a 將示波器顯示速度提高50倍之輸入端-64-QAM ............ 102
圖6-6b 將示波器顯示速度提高50倍之輸出端-64-QAM ............ 103
圖6-6c 64-QAM-150瓦特負載靠近發送端輸入輸出資料比較 ... 103
圖6-7a 將示波器顯示速度提高50倍之輸入端-QPSK ................ 105
圖6-7b 將示波器顯示速度提高50倍之輸出端-QPSK ................ 105
圖6-7c QPSK-150瓦特負載靠近發送端輸入輸出資料比較 ....... 106
圖6-8a 將示波器顯示速度提高50倍之輸入端-16-QAM ............ 106
圖6-8b 將示波器顯示速度提高50倍之輸出端-16-QAM ............ 107
圖6-8c 16-QAM-150瓦特負載靠近發送端輸入輸出資料比較 ... 107
圖6-9a 將示波器顯示速度提高50倍之輸入端-64-QAM ............ 108
圖6-9b 將示波器顯示速度提高50倍之輸出端-64-QAM ............ 108
圖6-9c 64-QAM-150瓦特負載靠近發送端輸入輸出資料比較 ... 109
圖6-10a QPSK編碼-SNR20-輸入訊號............................................. 110
圖6-10b QPSK編碼-SNR20-輸出訊號 ............................................ 111
圖6-10c QPSK編碼- SNR20-輸入輸出資料比較 ........................... 111
圖6-11a QPSK編碼-SNR16-輸入訊號 ............................................. 112
圖6-11b QPSK編碼-SNR16-輸出訊號 ............................................ 112
圖6-11c QPSK編碼- SNR16-輸入輸出資料比較 ............................ 113
圖6-12a QPSK編碼-SNR12-輸入訊號............................................. 113
圖6-12b QPSK編碼-SNR12-輸出訊號 ............................................ 114
圖6-12c QPSK編碼- SNR12-輸入輸出資料比較 ........................... 114
圖6-13a QPSK編碼-SNR8-輸入訊號 ............................................... 115
圖6-13b QPSK編碼-SNR8-輸出訊號 .............................................. 115
圖6-13c QPSK編碼- SNR8-輸入輸出資料比較 ............................. 116
圖6-14a QPSK編碼-SNR4-輸入訊號 ............................................... 116
圖6-14b QPSK編碼-SNR4-輸出訊號 .............................................. 117
圖6-14c QPSK編碼- SNR4-輸入輸出資料比較 ............................. 117
圖6-15a QPSK編碼-SNR2-輸入訊號 ............................................... 118
圖6-15b QPSK編碼-SNR2-輸出訊號 .............................................. 118
圖6-15c QPSK編碼- SNR2-輸入輸出資料比較 ............................. 119
圖6-16a 16-QAM編碼-SNR20-輸入訊號 ........................................ 119
圖6-16b 16-QAM編碼-SNR20-輸出訊號 ........................................ 120
圖6-16c 16-QAM編碼- SNR20-輸入輸出資料比較 ....................... 120
圖6-17a 16-QAM編碼-SNR16-輸入訊號 ........................................ 121
圖6-17b 16-QAM編碼-SNR16-輸出訊號 ........................................ 121
圖6-17c 16-QAM編碼- SNR16-輸入輸出資料比較 ....................... 122
圖6-18a 16-QAM編碼-SNR12-輸入訊號 ........................................ 122
圖6-18b 16-QAM編碼-SNR12-輸出訊號 ........................................ 123
圖6-18c 16-QAM編碼- SNR12-輸入輸出資料比較 ....................... 123
圖6-19a 16-QAM編碼-SNR8-輸入訊號 .......................................... 124
圖6-19b 16-QAM編碼-SNR8-輸出訊號 .......................................... 124
圖6-19c 16-QAM編碼- SNR8-輸入輸出資料比較 ......................... 125
圖6-20a 16-QAM編碼-SNR4-輸入訊號 .......................................... 125
圖6-20b 16-QAM編碼-SNR4-輸出訊號 .......................................... 126
圖6-20c 16-QAM編碼- SNR4-輸入輸出資料比較 ......................... 126
圖6-21a 16-QAM編碼-SNR2-輸入訊號 .......................................... 127
圖6-21b 16-QAM編碼-SNR2-輸出訊號 .......................................... 127
圖6-21c 16-QAM編碼- SNR2-輸入輸出資料比較 ......................... 128
圖6-22a 64-QAM編碼-SNR20-輸入訊號 ........................................ 128
圖6-22b 64-QAM編碼-SNR20-輸出訊號 ........................................ 129
圖6-22c 64-QAM編碼- SNR20-輸入輸出資料比較 ....................... 129
圖6-23a 64-QAM編碼-SNR16-輸入訊號 ........................................ 130
圖6-23b 64-QAM編碼-SNR16-輸出訊號 ........................................ 130
圖6-23c 64-QAM編碼- SNR16-輸入輸出資料比較 ....................... 131
圖6-24a 64-QAM編碼-SNR12-輸入訊號 ........................................ 131
圖6-24b 64-QAM編碼-SNR12-輸出訊號 ........................................ 132
圖6-24c 64-QAM編碼- SNR12-輸入輸出資料比較 ....................... 132
圖6-25a 64-QAM編碼-SNR8-輸入訊號 .......................................... 133
圖6-25b 64-QAM編碼-SNR8-輸出訊號 .......................................... 133
圖6-25c 64-QAM編碼- SNR8-輸入輸出資料比較 ......................... 134
圖6-26a 64-QAM編碼-SNR4-輸入訊號 .......................................... 134
圖6-26b 64-QAM編碼-SNR4-輸出訊號 .......................................... 135
圖6-26c 64-QAM編碼- SNR4-輸入輸出資料比較 ......................... 135
圖6-27a 64-QAM編碼-SNR2-輸入訊號 .......................................... 136
圖6-27b 64-QAM編碼-SNR2-輸出訊號 .......................................... 136
圖6-27c 64-QAM編碼- SNR2-輸入輸出資料比較 ......................... 137
圖6-28 QAM對應不同訊號雜訊之錯誤率 .................................... 137
表目錄
表2-1 各網路傳輸媒介之優劣比較 ...................................................... 6
表2-2 各電力線通訊傳輸之比較 ........................................................ 13
表3-1 (6, 3)線性區塊碼之標準陣列 ................................................... 21
表3-2 徵侯查詢表 ................................................................................ 21
表3-3 QPSK映射對應表 ..................................................................... 24
表3-4 16-QAM映射對應表 ................................................................ 25
表3-5 64-QAM映射對應表 ................................................................ 26
表4-1 Stratix EP1S25F780C5晶片特徵 .............................................. 36
表4-2 IFFT/FFT模組接腳使用說明 ................................................... 51
表4-3 FIR Compiler模組接腳使用說明 ............................................. 56
表5-1 錯誤更正碼對照表 .................................................................... 61
表5-2 QPSK訊號映射對照表 ............................................................. 64
表5-3 移除QPSK ................................................................................. 78
表5-4 (6, 3)線性區塊碼之標準陣列 ................................................... 82
表6-1 子載波數(N)為64之錯誤率統計 ............................................ 91
表6-2 子載波數為64且改變並聯負載大小之錯誤率統計(case1) ..................................................................................................... 98
表6-3 子載波數為64且改變並聯負載大小之錯誤率統計(case2) ................................................................................................... 104
表6-4 子載波數為64且耦合雜訊至電力線上之錯誤率統計 ........ 109

參考文獻
[1] Haibo He, Shijie Cheng, “Analysis of Reflection of Signal Transmitted in Low-Voltage Powerline With Complex Wavelet”, IEEE Trans. Power Delivery, Vol. 19, No. 1, Jan 2004, pp. 86-91.
[2] Haibo He, Shijie Cheng, “Home Network Power-Line Communication Signal Processing Based on Wavelet Packet Analysis”, IEEE Trans. Power Delivery, Vol. 20, No. 3, July 2005, pp. 1879-1885.
[3] J. Nguimbis, Xia Jiang, Shijie Cheng, “Noise Characteristics Investigation and Utilization”, IEEE Power Engineering Society Winter Meeting, Vol. 3, Jan 2000, pp. 2035-2040.
[4] Youbing Zhang, Shijie Cheng, “A Novel Multicarrier Signal Transmission System Over Multipath Channel of Low-Voltage Power Line”, IEEE Trans. Power Delivery, Vol. 19, No. 4, October 2004, pp. 1668-1672.
[5] 李永勳，古書瑋，「家電雜訊對寬頻電力線通訊影響之量測」，輔仁大學電子工程學系，中華民國第20屆電力工程研討會。
[6] 張簡博全，張宗文，張嘉麟，黃新維，任品瑞，葛世偉，「神經網路晶片為基底之PLC遠端控制」，國立高雄應用科技大學電機工程學系，中華民國第24屆電力工程研討會。
[7] 陳朝順，辜德典，周志興，林嘉宏，朱侑庭，「高頻載波信號於低壓配電線之傳輸特性分析」，國立中山大學電機工程學系、國立高雄應用科技大學電機工程學系，中華民國第27屆電力工程研討會。 [8] Gen Marubayashi, “Noise Measurements of the Residential Power Line”, ISPLC, Faculty of Engineering, Soka University 1-236 Tangi-cho, Hechioji, Tokyo, 192, Japan.
[9] Kenichi KURI, Yoshihiro HASE, Shingo OHMORI, FujinobuTAKAHASHI, Ryuji KOHNO, “Powerline Channel Coding and Modulation Considering Frequency Domain Error Characteristics”, ISPLC, Division of Electrical and Computer Engineering, Faculty of Engineering, Yokohama National University and Communications Research Laboratory, Kyoto, Japan, March 26-28, 2003.
[10] Manfred Zimmermann, Klaus Dostert, ”A Multipath Model for the Powerline Channel”, IEEE Transactions on Communications, Vol. 50, No. 4, April 2002, pp. 553-559.
[11] Pornchai Chanyagorn, Harold H. Szu, Hongye Wang, “Collective Behavior Implementation in Powerline Surveillance Sensor Network”, IEEE International Joint Conference on Vol. 3, 31 July-4 Aug, 2005, pp. 1735-1739.
[12] Andrea Ricci, Valerio Aisa, Ilaria De Munari, Valerio Cascio, Paolo Ciampolini, “Implementation and Test of a Power-Line based Communication System for Electrical Appliances Networking”, IEEE International Symposium, 26-29 March, 2006, pp. 239–244.
[13] Pornchai Chanyagorn, Harold H. Szu, Ivica Kopriva, “Application of Biomimetics Intelligence for Smart Sensor Surveillance System in Legacy Powerline Network”, IEEE Proceedings of the International Joint Conference, Vol. 1, 20-24 July, 2003, pp. 631-635.
[14] 李子豪，洪穎怡，「利用FPGA晶片實現正交分頻多工調變以進行電力線通訊」，中原大學電機工程學系碩士論文，2008年7月。
[15] G. Cantone, “ST7538 FSK Power-Line Transceiver Demo-Kit Description”, STMicroelectronics, France, 2003.
[16] 游孟達，馮蟻剛，「隨插即用電力線通訊PL100模組之設計與製作」，國立台灣大學電機工程研究所碩士論文，2005。
[17] 李彥賢，馮蟻剛，盧信豪，「在電力線通訊系統中以FPGA實現低頻OFDM調變方式」，國立台灣大學電機工程研究所碩士論文，2006。
[18] HC Ferreira, HM Grove, O Hooijen, AJ Han Vinck, “Power Line Communications: An Overview”, IEEE Africon, Vol. 2, 24-27 Sept, 1996, pp. 558-563.
[19] P. Sutterlin, W. Downey, “A Power Line Communication Tutorial - Challenges and Technologies”, Echelon Corporation, 2000.
[20] Manfred Zimmermann, Klaus Dostert, “A Multi-Path Signal Propagation Model for the Power Line Channel in the High Frequency Range”, ISPLC, Institute of Industrial Information Systems University of Karlsruhe Hertzstrasse 16, D-76187 Karlsruhe, Germany.
[21] 彭彥龍，蘇賜麟，「應用於電力線通道之OFDM modem實作」，國立成功大學電機工程學系碩士論文，2002年6月。
[22] Shinji Tsuzuki, Shinji Yamamoto, Takashi Takamatsu, Yoshio Yamada, “Measurement of Japanese Indoor Power-line Channel”, ISPLC, Dept. of Electrical &Electronic Eng., Ehime University, 3-Bunkyo, Matsuyama, 790-8577, Japan.
[23] J. Burrough, “X-10 Home Automation Using the PIC16f877A”, Microchip Technology Inc., America, 2002.
[24] Smarthome, “The Most Common Issues with X10”, http://www.smarthome.com/. [25] 曾清奇，朱元三，「電力線家庭自動化網路與公共電話網路之互連」，國立中正大學電機工程研究所碩士論文，2003年6月。
[26] Echelon Corporation America, “LonWorks in Brief”, 2002.
[27] Echelon Corporation America, “LonTalk Protocol”, 1993.
[28] S. Gardner, M. Brian, and Y. Larry, “HomePlug Standard Brings Networking to the Home,” http://www.homeplug.org.
[29] Power Line Communication, Walter Downey and Phil Sutterlin, Echelon 4015 Miranda Ave Palo Alto, CA 94304 650-855-7400.
[30] 林褀濤，徐偉智，「電力線傳送數據之探討」，國立高雄第一科技大學電腦與通訊工程系碩士論文，2003年1月。
[31] IEEE Std 802.11a-1999, “Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications, High-speed Physical Layer in the 5 GHz Band.”
[32] 鈦思科技，「通訊系統設計與模擬：使用MATLAB / Simulink」，鈦思科技股份有限公司，2007年3月。
[33] A. Jerng, “Delta-Sigma Digital-RF Modulation for High Data Rate Transmitters”, Massachusetts Institute of Technology 2006.
[34] 李大瑋，劉玉蓀，馬尚智，「動態碼率錯誤更正碼在OFDM系統上之效能」，中原大學電機工程學系碩士論文，2003年6月。
[35] “Stratix EP1S25 DSP Development Board Data Sheet,” Altera Co., Ver. 1.6, December 2004.
[36] “Introduction to Quartus II Manual,” Altera Co., Ver.6, May 2006.
[37] Altera, “FFT MegaCore User Guide”, 2004.
[38] Altera, “FIR Compiler MegaCore User Guide”, 2006.
[39] “Powerline Communication Analog Front-End Transceiver” Maxim Itegrated Products