跳到主要內容

臺灣博碩士論文加值系統

(3.95.131.146) 您好!臺灣時間:2021/07/25 14:47
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:陳燕虹
研究生(外文):Yen-hung Chen
論文名稱:鎖相式頻率合成器之設計分析
論文名稱(外文):Design and Analysis of Phase-Locked-Loop-Based Frequency Synthesizer
指導教授:張原豪張原豪引用關係
指導教授(外文):Yuen-Haw Chang
學位類別:碩士
校院名稱:朝陽科技大學
系所名稱:資訊工程系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:117
中文關鍵詞:鎖相迴路頻率合成器
外文關鍵詞:Frequency SynthesizerPhase-Locked-Loop
相關次數:
  • 被引用被引用:1
  • 點閱點閱:460
  • 評分評分:
  • 下載下載:90
  • 收藏至我的研究室書目清單書目收藏:0
摘要

本論文我們設計一個以鎖相迴路做為基礎的頻率合成器。鎖相迴路為廣泛應用於電子與通訊電路中之重要元件,它的用途為解決積體電路在高速及高整合度環境下的時脈誤差及頻率合成的問題。頻率合成器的應用廣泛,例如:電視機的選台器、無線網路卡等只要關乎頻率的鎖定都有它的存在,論文中的目的在於介紹頻率合成器的理論分析和實際設計一個頻率合成器的設計過程。
我們以台灣積體電路TSMC0.35um 2P4M製程來實現此頻率合成器,在工作電壓為3.3V,整個頻率合成器銷耗功率為40mW。本壓控振盪器振盪的頻率輸出範圍可從2.14GHz至2.75GHz,以防止當製程環境變動影響時,壓控振盪器無法合成預期高頻信號輸出;經觀察模擬結果,頻率合成器在各種不同邊緣模型(Corner Model)環境變動下仍可穩定輸出,當偏移頻率1MHz時,所量測之相位雜訊為-104dBc/Hz。
ABSTRACT
In this thesis we design a frequency synthesizer based on phase-locked- loop. The PLLs are important components widely used in the electronic and communication circuits. They are used to solve the clock skew and frequency synthesis problems of ICs in a fast operation speed and highly integrated environment. The application of the frequency synthesizer is extensive, for example: Television select platform device, so long as wireless network card ,etc. concern locking of frequency have existence of it, the purpose of this thesis lies in recommending the theory of the frequency synthesizer to analysis and the actual design process of a frequency synthesizer.
The TSMC 0.35 um BiCMOS Mixed Signal SiGe 2P4M process is used to implement the frequency synthesizer; its consumption power of the frequency synthesizer is 40mW with the 3.3V power supply. A wide range of ring VCO operation frequency, 1.1GHz-2.8GHz, is designed to ensure that the VCO still can generate the desired frequency even when the process conditions vary. Simulation results demonstrate that the synthesizer obtains a steady output signal under dierent corner models. The phase noise is obtained to be -106dBc/Hz.
目錄
摘要 I
第一章 序論 1
1.1 研究背景與動機 1
1.2 IEEE 802.11 WLAN 規範簡介 2
1.3 論文架構 3
第二章 鎖相迴路 4
2.1 簡易式與充電泵式鎖相迴路之比較 4
2.2 頻率合成器的大類 9
2.3 鎖相式頻率合成器的基本介紹 12
2.3.1 相位頻率偵測器 12
2.3.2 充電泵與迴路濾波器 13
2.3.3 電壓控制震盪器 17
2.3.4 除頻器 18
2.4 三階鎖相式的整數型頻率合成器數學分析 18
第三章 鎖相式頻率合成器 27
3.1 相位頻率偵測器的原理與類型 28
3.1.1 動態相位頻率偵測器的電路設計 32
3.1.2 相位頻率偵測器對閉迴路的影響 37
3.2 充電泵的電路分析 38
3.2.1 電路的非理想特性 38
3.2.2 充電泵的電路設計 41
3.2.3 充電泵的設計考量 44
3.3 二階迴路濾波器的設計 45
3.3.1 迴路濾波器對系統的影響 46
3.4 可程式化雙模除頻器的電路設計 47
3.5 壓控振盪器原理與類型 49
3.5.1 環型震盪器的電路設計 53
3.5.2 電壓控制振盪器對閉迴路的影響 59
3.6 雜訊分析 60
3.6.1 相位雜訊(phase noise) 60
3.6.2 抖動(jitter) 61
第四章 2.4GHz鎖相式頻率合成器之模擬驗證 64
4.1 電路架構模擬與比較 64
4.1.1 PFD模擬結果 64
4.1.2 充電泵 69
4.1.3 相頻偵測器、充電泵及濾波器的結果模擬 70
4.1.4 可程式化雙模除頻器結果模擬 72
4.1.5振盪器與雜訊分析模擬結果 74
4.1.5 鎖定結果模擬 82
4.2 電路佈局 87
第五章 結論 89
附錄 93
附錄A: 教育性晶片測試成果報告 93
附錄B: 教育性晶片測試成果報告 99

摘要 I
第一章 序論 1
1.1 研究背景與動機 1
1.2 IEEE 802.11 WLAN 規範簡介 1
1.3 論文架構 1
第二章 鎖相迴路 1
2.1 簡易式與充電泵式鎖相迴路之比較 1
2.2 頻率合成器的大類 1
2.3 鎖相式頻率合成器的基本介紹 1
2.3.1 相位頻率偵測器 1
2.3.2 充電泵與迴路濾波器 1
2.3.3 電壓控制震盪器 1
2.3.4 除頻器 1
2.4 三階鎖相式的整數型頻率合成器數學分析 1
第三章 鎖相式頻率合成器 1
3.1 相位頻率偵測器的原理與類型 1
3.1.1 動態相位頻率偵測器的電路設計 1
3.1.2 相位頻率偵測器對閉迴路的影響 1
3.2 充電泵的電路分析 1
3.2.1 電路的非理想特性 1
3.2.2 充電泵的電路設計 1
3.2.3 充電泵的設計考量 1
3.3 二階迴路濾波器的設計 1
3.3.1 迴路濾波器對系統的影響 1
3.4 可程式化雙模除頻器的電路設計 1
3.5 壓控振盪器原理與類型 1
3.5.1 環型震盪器的電路設計 1
3.5.2 電壓控制振盪器對閉迴路的影響 1
3.6 雜訊分析 1
3.6.1 相位雜訊(phase noise) 1
3.6.2 抖動(jitter) 1
第四章 2.4GHz鎖相式頻率合成器之模擬驗證 1
4.1 電路架構模擬與比較 1
4.1.1 PFD模擬結果 1
4.1.2 充電泵 1
4.1.3 相頻偵測器、充電泵及濾波器的結果模擬 1
4.1.4 可程式化雙模除頻器結果模擬 1
4.1.5振盪器與雜訊分析模擬結果 1
4.1.5 鎖定結果模擬 1
4.2 電路佈局 1
第五章 結論 1
附錄 1
附錄A: 教育性晶片測試成果報告 1
附錄B: 教育性晶片測試成果報告 1
表目錄
<表1. > γ與相位邊限PM …………………………………………..21
<表4.1> 相位頻率偵測器與模擬特性………………………………..72
<表4.2> 本論文與其他論文的特性比較………………………………..87
<表4.3> MPTPFD規格列表……………………………………………...88
<表4.4> DIVIDER規格列表……………………………………………..88
參考文獻

[1]M.Mansuri, D. Liu, and C. K. Yang, "Fast Frequency Acquisition phase Frequency Detectors for Gsamplesh Phase-Locked Loops",IEEE J. solid-state circuits, vol. 37, pp. 1331-4, 2002.
[2]N. H. E. Weste and K. Eshragrian, "Principles of CMOS VLSI Design," 2nd ed. Reading, MA : Addison Wesley,1993.
[3]Henrik O. Johansson,” A Simple Precharged CMOS Phase Frequency Detector”, IEEE J. solid-state Circuits, vol. 33, pp. 295-299, 1998.
[4]K.-H. Cheng, T.-H. Yao, S.-Y. Jiang, and W.-B. Yang, " A DIFFERENCE DETECTOR PFD FOR LOW JITTER PLL," IEEE C. circuits and systems, vol. 1, pp. 43-46, 2001.
[5]Hwang-Cherng Chow and Nan-Liang Yeh, “A Lock-in Enhanced Phase-Locked Loop with High Speed Phase Frequency Detector”, IEEE, proceedings of 2005 international symposium on Intelligent signal processing and communication systems, pp. 401 – 404, 2005.
[6]T. D.Stetzler et al., “A 2.7-4.5V single-chip GSM transceiver RF integrated circuit,” IEEE J. Solid-state Circuits, vol. 30, pp. 1421-1429, 1995.
[7]Chien-Ping Chou Zhi-Ming Lin Jun-Da Chen,” A 3-PS DEAD-ZONE DOUBLEEDGE-CHECKING PHASE-FREQUENCYDETECTOR WITH 4.78 GHZ OPERATING FREQUENCIES”, IEEE C. circuits and systems, vol. 2, pp. 937 – 940, 2004.
[8]Kun-Seok Lee, Byeong-Ha Park, Han-il Lee, and Min Jong Yoh, “Phase Frequency Detectors for Fast Frequency Acquisition in Zero-dead-zone CPPLLs for Mobile Communication Systems” IEEE C. solid-state circuits, pp. 525-528, 2003.
[9]Gijun Idei and Hiroaki Kunieda, “A False-Lock-Free lock/Data Recovery PLL for NRZ Data Using Adaptive Phase Frequency Detector”, IEEE J. circuits and systems, vol. 50, pp. 896-900, 2003.
[10]Young, I.A, Greason, J.K. and Wong, K.L,“A PLL clock generator with 5 to 10 MHz of lock range for microprocessors” IEEE J. Solid-State Circuits,Vol. 27,pp. 1599-1607, 1992.
[11]Sackinger, E. and Guggenbuhl, W. “A high-swing, high-impedance MOS cascode circuit” , IEEE J. Solid-State Circuits,Vol. 25, pp.289 – 298,1990.
[12]Rhee, W., “Design of high-performance CMOS charge pumps in phase-locked loops”; IEEE C. Circuits and Systems,Vol. 2, pp.545 – 548,1999.
[13]Larsson, P., “A 2-1600-MHz CMOS clock recovery PLL with low-Vdd capability” IEEE J. Solid-State Circuits, Vol. 34, pp.1951 – 1960,1999.
[14]Jae-Shin Lee, Min-Sun Keel, Shin-Il Lim and Suki Kim, “Charge pump with perfect current matching characteristics in phase-locked loops” IET J.Electronics Letters,Vol. 36, pp.1907 – 1908, 2000.
[15]Yan,W.S.T.; Luong, H.C. , “A 900-MHz CMOS low-phase-noise voltage controlled ring oscillator” IEEE J. Circuits and Systems, Vol 48,pp. 216 – 221, 2001.
[16]Chan-Hong Park; Beomsup Kim , “A low-noise, 900-MHz VCO in 0.6-μm CMOS”IEEE J. Solid-State Circuits, Vol 34, pp.586 – 591,1999.
[17]劉深淵楊清淵,鎖相迴路,滄海書局,2006
[18]陳銘斌,應用於IEEE 802.11a/b/g 之消除突波非整數頻率合成器,碩士論文,國立中興大學,2007

[19]郭信宏,應用於802.11 WLAN之2GHz及5GHzCMOS頻率合成器RFIC 之設計,國立成功大學,2004

[20]江志偉,應用適應性頻寬與不同延遲回授之快速鎖相迴路設計,南台科技大學,2007

[21]賈穎鈞,使用晶片上迴路濾波器之 900MHz 2V 13.62mW 互補式金氧半鎖相迴路,國立東華大學,2003

[22]許世玄,低功率高抗雜訊,淡江大學,2002

[23]黃啟峰,使用於全球定位系統接收器之頻率合成器設計,國立交通大學,2006
[24]Yen-Hung Chen(2006), “Design of High-Speed Wide-frequency-range PFD” Department and Graduate Institute of Computer Science and Information Engineering, CHAOYANG UNIVERSITY OF TECHNOLOGY.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊