(3.235.245.219) 您好!臺灣時間:2021/05/07 22:46
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:王綱川
研究生(外文):Kang-Chuan Wang
論文名稱:覆晶球柵陣列組裝於功率循環測試下之可靠度分析與設計
論文名稱(外文):Analysis and Design of Power Cycling Reliability for FC-BGA
指導教授:鄭仙志
指導教授(外文):Hsien-Chih Cheng
學位類別:碩士
校院名稱:逢甲大學
系所名稱:航太與系統工程所
學門:工程學門
學類:機械工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:141
中文關鍵詞:覆晶球柵陣列構裝熱機械行為系統層級板層級功率循環疲勞壽命
外文關鍵詞:Thermal mechanical behaviorPower cyclingFatigue lifeBoard-levelSystem-levelFlip Chip Ball Grid Array
相關次數:
  • 被引用被引用:0
  • 點閱點閱:112
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
近年來由於電子工業蓬勃發展,進而要求輕、薄、短、小、高傳輸、高I/O接腳數的電子產品趨勢發展,因此覆晶球柵陣列構裝(Flip Chip Ball Grid Array)的產品因應而生,而此一構裝技術,在構裝製程以及可靠度評估中會出現許多問題,例如錫鉛凸塊在經歷功率循環後產生的週期熱疲勞破壞現象等。
本文首先利用ANSYS分析套裝軟體建立一個三維有限元素分析模型,採用一製程相依之模擬方法進行覆晶球柵陣列構裝於構裝製程後之熱機械行為分析,並搭配RVSI(Robotic Visions Systems Inc.)公司所生產之輪廓掃描儀進行翹曲量量測,以驗證數值模擬之有效性。本文接著進行探討在功率循環負載下FCBGA構裝元件於板層級(即上測試板)及系統層級(即上主機板)時之錫鉛凸塊疲勞壽命,並比較兩者差異,以供構裝設計之參考。另外本文亦將探討系統母板周邊元件(主動元件以及相關散熱模組)、固定方式、熱傳環境、元件材料參數、元件幾何參數及功率大小、週期及頻率等等對FCBGA構裝元件錫鉛凸塊疲勞壽命的影響。
本文獲得之成果,不但有助於FCBGA覆晶球柵陣列構裝於構裝製程後之熱機械行為及功率循環測試下可靠度之瞭解,並藉由參數化分析,並可提供構裝業者進行構裝設計之參考。
Nowadays, due to the demand for a short development cycles, how to effectively manage and explore the fatigue life and reliability of the electronic products has become a critical and challenging issue to research and development engineers. The underlying objective of this study can be divided into two categories. The first one aims at looking into the insight of the process-induced thermal-mechanical behaviors of a flip chip ball grid array (FCBGA) package during the fabrication process. The FCBGA test vehicle is provided by Siliconware Precision Industries Co. Ltd. (SPIL), Taiwan. To achieve the goal, an effective process-dependent finite element (FE) simulation methodology that integrates three-dimensional (3-D) nonlinear thermal-mechanical FE modeling and a “death-birth” meshing scheme. The modeled warpage of the substrate is extensively compared with that obtained from robotic vision systems inspection (RVSI) to validate the proposed methodology. At last, key factors most affecting the process-induced thermal-mechanical behaviors of the FCBGA package are extensively examined.
The second goal of the study is to apply a numerical modeling technique together with experimental validation to characterize the fatigue life of the solder bumps in the FCBGA package surface-mounted onto a test board (i.e., board-level) and a motherboard (system-level) under power cycling loading. The power cycling simulation basically can be divided into two parts: 1) transient thermal FE analysis, and 2) nonlinear thermal-mechanical FE analysis. Prior to conducting transient thermal FE analysis, the input power to the flip chip is first characterized by correlating the measured temperatures, given by SPIL, to the modeled under a specific input chip dissipation rate. Once the chip input power is identified, transient thermal FE analysis is subsequently carried out to calculate the nodal temperatures of the FCBGA assembly versus the power cycling history. These modeled nodal temperature histories are then imposed on the nonlinear, thermal-mechanical FE model as a loading boundary condition to further assess the thermal-mechanical behaviors of the solder bumps in the FCBGA package. The most reliability-susceptible solder bump can be identified, and the associated von Mises strain is applied to predict the solder bump fatigue life using a modified Coffin-Manson fatigue life prediction model. Most importantly, the validity of the proposed numerical simulation model is confirmed through the experimental power cycling test. Besides, the difference in solder bump fatigue life between the board-level and the system-level simulations is also addressed. The factors causing the discrepancy are also investigated. At last, a design guideline for an improved solder bump fatigue life of the FCBGA assembly (on the test board or on the motherboard) under power cycling loading is presented through parametric FE analysis.
目 錄
誌謝 I
摘要 II
目錄 VI
圖目錄 XI
表目錄 XIX
第一章、導論 1
第二章、問題描述 10

2.1、FCBGA構裝製程 10
2.2、FCBGA構裝 11
第三章、理論基礎 14
3.1、有限體積加權平均法 14
3.2、三維有限元素法 14
3.2.1、推導三維剛性矩陣 15
3.3、熱傳基礎理論 21
3.4、網格生死技術 25
3.5、構裝熱傳分析 26
3.5.1、熱傳邊界條件 26
3.6、疲勞壽命預測 28
3.7、等效材料常數計算 29
3.8、材料非線性 30
3.9、破壞準則 30
3.10、等向性硬化法 31
3.11、潛變 31
第四章、FCBGA構裝之熱應力與熱態分析 33
4.1、FCBGA構裝之熱機械力學分析模型 33
4.2、FCBGA構裝之熱傳分析模型 34
4.2.1、熱傳邊界條件 34
4.3、FCBGA構裝之可靠度分析模型 36
4.4、錫鉛凸塊材料組成律 36
4.5熱循環測試 37
第五章、結果與討論 38
5.1、覆晶球柵陣列構裝 38
5.1.1 翹曲分析 38
5.1.2、非接觸式表面輪廓量測儀驗證 39
5.1.3、參數化分析 39
5.1.3.1、楊氏模數影響 39
5.1.3.2、熱膨脹係數影響 40
5.2、功率循環負載下FCBGA構裝於板層級之錫鉛凸塊可靠度分析 40
5.2.1、熱傳分析 40
5.2.2、熱機械性為分析 41
5.2.3、參數化設計 42
5.2.3.1、楊氏模數改變之影響 42
5.2.3.2、熱膨脹係數改變之影響 43
5.2.3.3、覆晶球柵陣列有無PCB板(板層級)之影響 44
5.2.3.4、覆晶球柵陣列晶片功率 45
5.2.3.5、功率循環時間 45
5.2.3.6、PCB固定方式 46
5.2.3.7、PCB面積 46
5.2.3.8、新增一熱源及其擺放位置不同 46
5.3、功率循環負載下FCBGA構裝於板層級之錫鉛凸塊可靠度分析 47
5.3.1、熱傳分析 48
5.3.2、熱機械行為分析 48
5.3.3、參數化分析 49
5.3.3.1、楊氏模數改變之影響 49
5.3.3.2、熱膨脹係數改變之影響 50
5.3.3.3、晶片厚度 50
5.3.3.4、覆晶球柵陣列晶片功率 51
5.3.3.5、週期時間 51
5.3.3.6、PCB固定方式 52
5.3.3.7、PCB擺放位置 53
5.3.3.8、熱傳導係數 53
5.3.3.9、PCB 面積 54
5.3.3.10、系統熱傳係數 54
5.3.3.11、有/無PCB 54
5.3.3.12、FCBGA周圍熱源 55
5.3.3.13 散熱鰭片與晶片固定方式55
5.4 溫度循環負載下FCBGA構裝之錫鉛凸塊可靠度分析 55
5.4.1構裝層級、板層級與系統層級 55
5.4.2 增加散熱鰭片 56
第六章、結論與展望 58
參考文獻 60
致謝 64

圖目錄
圖1.1、電子構裝的層級分類 65
圖1.2、覆晶球柵陣列構裝頗面圖 66
圖1.3、高度電子構裝之發展趨勢 67
圖1.4、Sn/Pb 錫鉛接點力量與未移之側面 68
圖2.1、Sn/Pb 錫鉛接點力量與未移之側面圖 69
圖2.2、錫鉛凸塊剖面示意圖 70
圖2.3、錫鉛迴銲溫度曲線 71
圖2.4、底膠製程溫度曲線圖 72
圖2.5、錫鉛凸塊平面配置圖 72
圖2.6、BT基板剖面示意圖 73
圖2.7、散熱鰭片幾何尺寸 73
圖2.8、PBGA平面配置圖 74
圖3.1、BT基板簡化結構圖 75
圖3.2、應力-應變曲線 76
圖3.3、等向性硬化法則 76
圖3.4、潛變曲線圖 77
圖4.1、FCBGA三維有限元素模型 78
圖4.2、FCBGA板層級三維有限元素模型 79
圖4.3、FCBGA系統層級三維有限元素模型 79
圖4.4、高鉛合金(95Pb/5Sn)楊氏模數隨溫度變化曲線 80
圖4.5、錫鉛合金(63Sn/37Pb)的應力-應變關係曲線 81
圖4.6、JESD22 A104-C 82
圖5.1、覆晶球柵陣列構裝於構裝製程完畢,晶片與BT基板最大翹曲變化 83
圖5.2、三維有限單元模型於構裝製程後之翹曲分佈 83
圖5.3、楊氏模數對晶片最大翹曲量之影響 84
圖5.4、熱膨脹係數對晶片最大翹曲量之影響 84
圖5.5、功率循環之晶片溫度與時間關係圖 85
圖5.6、實驗與模擬功率循環之晶片溫度與時間關係圖 85
圖5.7、FCBGA構裝體為週期循環第450秒溫度場 86
圖5.8、錫鉛凸塊最大von Mises 總應變圖 86
圖5.9、錫鉛凸塊最大von Mises 總應變圖 87
圖5.10、最為關鍵錫鉛凸塊之最大von Mises應力歷程 88
圖5.11、最為關鍵錫錫鉛凸塊之最大von Mises彈性應變/塑性應變歷程 89
圖5.12、最為關鍵錫鉛凸塊之最大von Mises潛應變/總應變歷程 90
圖5.13、五個週期功率循環之錫鉛凸塊最大von Mises 總應變增量與疲勞壽命 91
圖5.14、 晶片楊氏模數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 92
圖5.15、BT核心層楊氏模數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 93
圖5.16、填充底膠楊氏模數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 94
圖5.17、晶片熱膨脹係數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 95
圖5.18、BT核心層熱膨脹係數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 96
圖5.19、填充底膠熱膨脹係數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 97
圖5.20、功率固定無PCB對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 98
圖5.21、功率固定無PCB,週期循環第450秒溫度場 98

圖5.22、溫度場固定無PCB對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 99
圖5.23、改變覆晶球柵陣列構裝晶片功率對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 100
圖5.24、改變功率循環週期時間對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 101
圖5.25、PCB固定方式 102
圖5.26、PCB固定方式改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 102
圖5.27、PCB面積改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 103
圖5.28、新增一熱源及其擺放位置圖 104
圖5.29、新增一熱源及其擺放位置溫度圖 104
圖5.30、新增一熱源及其擺放位置對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 105
圖5.31、於功率循環下系統層級之溫度場及歷程 106
圖5.32、於功率循環下系統層級之溫度場(t=800秒) 107
圖5.33、FCBGA晶片溫度之歷程 108
圖5.34、可靠度最為關鍵錫鉛凸塊之最大von Mises應力歷程 109
圖5.35、可靠度最為關鍵錫鉛凸塊之最大von Mises應力變化再1150秒到1600秒關係圖 109
圖5.36、可靠度最為關鍵錫鉛凸塊之最大von Mises彈性應變/塑性應變歷程 110
圖5.37、可靠度最為關鍵錫鉛凸塊之最大von Mises潛應變/von Mises總應變歷程 111
圖5.38、五個週期功率循環之錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 112
圖5.39、楊氏模數改變對錫鉛凸塊疲勞壽命之影響 113
圖5.40、熱膨脹係數改變對錫鉛凸塊疲勞壽命之影響 113
圖5.41、晶片厚度改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 114
圖5.42、功率改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命
115
圖5.43、矽品精密工業股份有限公司提供在功率循環測試實驗下錫鉛凸塊疲勞壽命 116
圖5.44、晶片功率增加為原始晶片功率1.45倍溫度圖 116
圖5.45、晶片功率增加1.45倍下五個週期功率循環之錫鉛凸塊最大von Mises 總應變增量與疲勞壽命 117
圖5.46、週期時間(Cycle time)改變之錫鉛凸塊von Mises潛應變圖 118圖5.47、週期時間(Cycle time)改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 118
圖5.48、改變PCB固定方式 119
圖5.49、PCB固定方式改變之構裝元件翹曲圖 120
圖5.50、PCB固定方式改變之PCB翹曲圖 121
圖5.51、PCB von Mises 應力圖 122
圖5.52、PCB固定方式改變錫球之平均von Mises 應力圖 123
圖5.53、PCB固定方式改變錫鉛凸塊之最大von Mises 總應變增量與疲
勞壽命 124
圖5.54、不同PBGA擺放位置 125
圖5.55、PBGA擺放位置不同對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 125
圖5.56、熱傳導係數改變之印刷電路板溫度圖 126
圖5.57、熱傳導係數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 126
圖5.58、PCB面積改變之溫度圖 127
圖5.59、PCB面積改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 127
圖5.60、熱傳係數改變之溫度圖 128
圖5.61、熱傳係數改變對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 129
圖5.62、無PCB之溫度圖 130
圖5.63、有/無PCB對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 130
圖5.64、增加FCBGA周圍熱源數量位置圖 131
圖5.65、增加FCBGA周圍熱源數量溫度圖 132
圖5.66、增加FCBGA周圍熱源數量對錫鉛凸塊之最大von Mises 總應變增量與疲勞壽命 133
圖5.67、散熱鰭片與晶片全固定和散熱膏固定圖 134
圖5.68、散熱鰭片與晶片固定方式對錫鉛凸塊可靠度之影響 134
圖5.69、構裝層級、板層級和系統層級剖面圖 135
圖5.70、構裝層級、板層級和系統層級之錫鉛凸塊可靠度影響 135
圖5.71、增加散熱鰭片之剖面圖 136
圖5.72、增加散熱鰭片方式對錫鉛凸塊可靠度之影響 136



表目錄
表一、FCBGA板層級重要元件幾何尺寸 137
表二、PBGA重要元件幾何尺寸 138
表三、元件材料性質 139
表四、熱傳材料性質 140
表五、堆疊層材料性質 141
表六、散熱膏材料性質與厚度 141
1.Liang,D.,1999,“Warpage Study of Glod Top Cavity-up EPBGA Packages”, IEEE,Electronic Components and Technology conference, Proceedings. 46th.,pp.694-701.
2.Hironori Matsushima;ShinjiBaba,1998,“Thermal Enhanced Flip -Chip BGA with Organic Substrate”, IEEE, Electronic Components and Technology Conference.
3.Michaelises,S;Sitaraman,S.K,1999,“Die cracking and reliable die design for flip-chip assembles”, IEEE Trans Adv Package. 22(4) , 602-13.
4.Zane,J.K;Ramakrishna,1997,“Thermal Sub-Modeling of the Wirebounded Plastic Ball Grid Array Package”, Thirteenth IEEE SEMI-THERM Symposium.
5.Zhang,Z.;Wong,C.P.,2004“Recent Advance in Flip-Chip Underfill:Materials, Process,and Reliability”,IEEE Trans. Comp.,Packag., Manufact. Technol., part B,vol.27,pp.515-524.
6.Wang,T.H.;Lee,C.C;Lai,Y.S;Lin,Y.C.,2006,“Transient Thermal Analysis for Board-level Chip-scale Packages Subjected to Coupled Power and Thermal Cycling Test Conditions” J.Electron. Pack., ASME,vol. 128,NO.3,pp.281-284.
7.Li,Y.,2003“Accurate Predictions of flip chip BGA Warpage”, Electronic Components and Technology Conference, Proceedings. 53rd,pp.549 -553.
8.Kao,N.;Lai,J.Y.;Wang,M.Z.;Wand,Y.P.;Hsiao,C.S.,2004,“Molded Flip Chip BGA Characterization”, Electronics Packaging Technology Conference, Proceedings. 6th.,pp.109-114.
9.Chen,S.;Tasi,C.Z.; Kao,N.;Wu,E.,2005“Mechanical Behavior of Flip Chip Packages under Thermal Loading”,Electronic Components and Technology Conference, Proceedings. 55th.,pp.1677-1682.
10.Cheng,Z.;Chen,L.;Wang,G.Z.;Xie,X.M.;Zhang,Q.,2000,“The effects of underfill and Its Material Models on Thermomechanical Behaviors of Flip Chip Package”Electronic Materials and Packaging Conference,pp.232-239.
11.Cheng,H.C.;Yu,C.Y.;Chen,W.H.,2005,“An Effective Thermal- Mechanical Modeling Methodology for Large-Scale Area Array Typed Packages”,Computer Modeling in Engineering and Sciences,vol.7,pp.1-17.
12.Oota,K.;Shigeno,K.,1995“Development of Molding Compounds for BGA”, Electronic Components and Technology Conference, Proceedings. 45th ,pp.78-85.
13.Cheng,H.C;Huang,Y.C;Chen,W.H,2007,“A Force-Directed-Based Optimization Scheme for Thermal Placement Design of MSMs” IEEE Transactions on Advanced Packaging,vol.30,NO.1.
14.Engelmaier,W.,1983“Fatigue Life of Leadless Chip Carrier Solder Joints During Power Cycling,” IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Sept., Vol. CHMT-6, No. 3,pp.232-237.
15.Trigg,A.D.;Corless,A.R.,1990, “Thermal Performance and Reliability Aspects of Silicon Hybrid Multi-Chip Modules,” hoc.ECTC Conf.
16.Hall,P.M.;Dudderar,T.D;Argyle,J.F.,1983,“Thermal Deformations Observed in Leadless Ceramic Chip Carriers Surface Mounted to Printed Wiring”, IEEE Trans, on. CHMT. Vol.6, No.4,pp. 544 - 552.
17.Cheng,H.C.;Chiang,K.N.;Chen,C.K.;Lin,J.C.,2001,“A Study of Factors Affecting Solder Joint Fatigue Life of Thermally Enhanced Ball Grid Array Assemblies”, Journal of the Chinese Institute of Engineers, Vol. 24, No. 4, July,pp.439-451.
18.Ellison,G.N.,1989,“Thermal Computations for Electronic Equipment,” R. E. Krieger Publishing Company, Malabar, FL.
19.Ridsdale,G.;Joiner,B.;Bigler,J.;Torres,V.M.,1996,“Thermal Performance Limits of the QFP Family,” IEEE Transaction on Components, Packaging, and Manufacturing Technology-Part A, Vol. 17, No. 4,pp.427-443.
20.Tasi,S..H.;Hahn,H.,1980‘‘Introduction to Composite Materials’’, Technomic Publishing.
21.Chen,S.;Tasi,C.Z.;Kao,N.;Wu,E.,2005,“Mechanical Behavior of Flip Chip Packages under Thermal Loading”, Electronic Components and Technology Conference, Proceedings. 55th.,pp.1677-1682.
22.Lau,J.H.;Pao,Y.H.,1997,“Solder Joint Reliability of BGA , CSP , Flip Chip, and Fine Pitch SMT Assemblies”, McGraw-Hill, Inc.
23.Akay,H.U;Liu,Y.;Ras,M.,2003“Simplification of Finite Element Models for Thermal Fatigue Life Prediction of PBGA Packages”, Journal of Electronic Packaging, vol. 125,pp.347-353.
24.Wang,J.;Qian,Z.;Liu,S.1998,“Process Induced Stresses of a Flip-Chip Packaging by Sequential Processing Modeling Technique”, Journal of Electronic Packaging, vol.120, pp 309-313.
25.Lau,J.H.,1995“Ball Grid Array Technology”, McGraw-Hill, Inc.
26.Lau,J.H.;Pao,Y.H.,1997 “Solder Joint Reliability of BGA , CSP , Flip Chip, and Fine Pitch SMT Assemblies”, McGraw-Hill, Inc.
27.Chen;Cheng,H.C;Shen,H.A.,2003,“An effective Methodology for Thermal Characterization of Electronic Packaging”IEEE Transactions on Components and Packaging Technologies, VOL.26 ,NO.1.
28.林正基2002 “微電子元件可靠度暨散熱特性之設計分析”清華大學博士論文
29.陳信文,陳立軒,林永森和陳志銘2005 “電子構裝技術與材料”
30.林佳德 2008 “LCD面板驅動IC構裝應力分析與設計”逢甲大學航太與系統工程學系碩士班
31.莊詠程 2008 “含銅/低介電常數介電層之覆晶球柵陣列構裝於構裝製程後之翹曲與可靠度研究” 清華大學碩士論文
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔