(3.236.231.61) 您好!臺灣時間:2021/05/11 22:22
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:楊志昇
研究生(外文):Chih-Sheng Yang
論文名稱:使用3D切割樹來表示多層次的平面規劃
論文名稱(外文):Multilayer Floorplanning Using 3D Slicing trees
指導教授:陳德生陳德生引用關係
指導教授(外文):De-Sheng Chen
學位類別:碩士
校院名稱:逢甲大學
系所名稱:資訊工程所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:52
中文關鍵詞:平面規劃3D Slicing tree
外文關鍵詞:Floorplan3D Slicing tree
相關次數:
  • 被引用被引用:0
  • 點閱點閱:181
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
平面規劃在超大型積體電路實體設計中是一個重要的步驟。平面規劃問題在於如何擺設一組給定電路的模組,使其組合出的晶片面積達到最小。由於技術的進步使得邏輯閘的數目也越來越多,過多的邏輯閘容易造成元件間的距離過長,使得訊號無法如期送到,進而影響效能。所以目前的研究偏重於3D封裝的技術,即讓邏輯閘可以朝晶片的上方發展。3D IC又稱為Stacking IC,其中Stacking IC以Chip to wafer的架構能同時具有高產量及高良率的優點,因此論文會針對這個架構去作設計。在建立3D IC必須仰賴3D平面規劃的技巧,這裡會參考3D Slicing tree的架構再配合著名的最佳化演算法-退火演算法可以協助我們找到最佳化線長的平面規劃。由於3D Slicing tree應用到IC Stacking有落差,因此論文中會利用Folding-based Transformation來針對3D Slicing tree作修改。這樣的方法,不僅可以針對Chip to wafer的架構設計表示法,還可以保持區域的連線關係。
致謝 i
摘 要 ii
Abstract iii
目 錄 iv
圖目錄 vi
表目錄 viii
第 一 章 前 言 1
第 二 章 相關研究 7
2.1 切割 7
2.2 2D Slicing tree 8
2.3波蘭表示法 10
2.4 3D Slicing tree 架構的引進 11
2.5 退火演算法找最佳解 12
2.6 Folding-based Transformation 13
第 三 章 問題描述 16
3.1 研究動機 16
3.2 問題定義 16
3.3輸入的資訊 17
3.4輸出的資訊 19
第四章 流程架構與演算法 22
4.1 程式定義和結構介紹 22
4.2 演算法流程 24
第五章 實驗數據 31
第六章 結論與討論 41
參 考 文 獻 42
[1]P. H. Yuh, C. L. Yang, Y. W. Chang and H. L. Chen."Temporal Floorplanning Using 3D-subTCG," Proc. ASP-DAC, pp. 725-730, 2004.
[2]H. Yamazaki, K. Sakanushi, S. Nakatake and Y. Kajitani,“The 3D-packing by Meta Data Structure and Packing heuristics”IEICE Trans Fundamentals, pp 639-645 April 2000
[3]P. H. Yuh, C. L. Yang and H. L. Chen."Temporal Floorplanning Using the T-tree Formulation," Proc. ASP-DAC, pp. 300-305, 2004.
[4]J.M. Lin and Y.W. Chang, "TCG: A transitive closure graph based representation for non-slicing floorplans," Proc. ASP-DAC,pp. 764-769,June 2001
[5]H. Murata, K. Fujiyoshi, S. Nakatake, and Y. Kajitani, "VLSI module placement based on rectangle-packing by the sequence-pair", Proc. ASP-DAC, Vol. 15, No. 12, pp. 1518-1524, Dec. 1996.
[6]Y.C. Chang, Y.W. Chang, G.M. Wu, and S.W. Wu, "B*-trees: A new representation for non-slicing floorplans," Proc.DAC, pp.458-463, June 2000.
[7]K. W. Lee, T. Nakamura, T. Ono, Y. Yamada, T. S. Nakatake, H. Murata, K. Fujiyoshi, and Y. Kajitani, "Module placement on BSG-structure and IC layout applications," Proc.of ACM/IEEE ICCAD, Nov.1996, pp. 484-491.
[8]Y. Deng, W. Maly“Interconnect characteristics of 2.5-D system integration scheme”,Proc. Int. Symp. On Physical Design 171-175
[9]P. H. Shiu, R. Ravichandran, S. Easwar, and S. K. Lim,"Multi-layer Floorplanning for Reliable System-on-Package",IEEE International Conference on Circuits and Systems, May, 2004
[10]M. Koyanagi,T. Fukushima and T. Tanaka,"New Three-Dimensional Integration Technology Using Self-Assembly Technique," Proc. ASP-DAC, pp. 409-415, 2009
[11]G. Karypis and V. Kumar,"Multilevel k-way Hypergraph Partitioning," Proc. ASP-DAC, pp. 343-348, 1999.
[12]D. F. Wong and C. L. Liu "A new algorithm for floorplan design." Proc. of DAC, pages 101–107, 1986.
[13]L. Cheng, L. Deng and D. F. Wong."Floorplanning for 3-D VLSI Design," Proc. ASP-DAC, pp. 405-411, 2005.
[14]J. Cong, G. Luo,J. Wei and Y. Zhang."Thermal-Aware 3D IC Placement Via Transformation ," Proc. ASP-DAC, pp. 780-785, 2007.
[15]Index of GSRC Benchmark,URL: http://vlsicad.eecs.umich.edu/BK/GSRCbench/
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔