(3.238.235.155) 您好!臺灣時間:2021/05/11 19:32
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:賴葳
研究生(外文):Lai wei
論文名稱:非晶矽薄膜電晶體在不同頻率電漿處理下之特性研究
論文名稱(外文):Study on the Characteristics of Amorphous SiliconThin Film Transistors under different RF PlasmaTreatment
指導教授:劉漢文
學位類別:碩士
校院名稱:國立中興大學
系所名稱:電機工程學系所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
畢業學年度:97
語文別:中文
論文頁數:99
中文關鍵詞:非晶矽薄膜電晶體電漿
外文關鍵詞:a-Si TFTsPlasma
相關次數:
  • 被引用被引用:1
  • 點閱點閱:145
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
後通道蝕刻的底部閘極非晶矽薄膜電晶體,雖然有製程步驟簡單的優點,但是因為通道曝露於乾式蝕刻的高能量電漿環境下,將會破壞通道內非晶矽的鍵結,造成底部閘極薄膜電晶體的開電流較小、漏電偏高和可靠度變差的影響,造成整個液晶顯示器光學上的表現變差,這也是為什麼我們極需要研究與探討電漿處理對後通道蝕刻底部閘極薄膜電晶體電性改善的機制。

在本論文中,我們使用完成三道光罩之非對稱式非晶矽薄膜電晶體在裸露出的主動層,運用13.56MHz 和40.68MHz 不同的射頻頻率和NH3、Ar、H2、CF4 不同的氣體電漿源,進行不同製程壓力和混合氣體電漿條件的實驗,然後再比較其處理前與處理後之開電流、漏電流、轉導、臨界電壓,各種電性參數的改善程度。由實驗得之,在製程壓力1Torr 下,運用40.68MHz 射頻頻率產生的NH3 電漿,不管在各項電特性表現都比其他種氣體電漿源來的好,主要是NH3 電漿會解離出N 離子和H 離子,填補主動層內的懸浮鍵(形成N-H 鍵、Si-N 鍵或是Si-H 鍵),使得主動層內鍵結變強,讓主動層內能態
生成以及介電層與主動層接觸表面或介電層內電荷捕捉陷阱的缺陷減少。在NH3 與Ar 混合氣體電漿處理實驗中,通入Ar 氣體比例是很重要的,在不同射頻頻率下,會造成Ar 到底是直接離子轟擊主動層還是幫助NH3 解離,這對薄膜電晶體電性上的改善,會完全不一樣。此外單純通入Ar 氣體,因為它是惰性氣體,對主動層沒有任何修補作用,所以等於是對主動層做離子轟擊,在電漿處理初始階段會讓主動層表面變得平坦化,這對轉導的改善是很明顯的,但也隨著電漿處理時間的增加,改善幅度越來越小。

底部閘極後通道蝕刻式非晶矽薄膜電晶體的結構,一般為5 道光罩製程,然而底部閘極後通道蝕刻非晶矽薄膜電晶體,具有可降低光罩數至4 道的優點,假如電漿參數處理得當,那對業界製造底部閘極後通道蝕刻式非晶矽薄膜電晶體的元件,會有降低成本、提高良率和增加產能提供正面幫助。
Although the BCE-type TFTs of bottom-gate have the advantage of more easier procedure, but the channel is exposed to the dry etching of high energy plasma, which would destroy the a-Si:H bonding in the channel causing lower on current、higher leakage current and worse reliability, and also decrease the optical performance of the display. Therefore we need to research and study the improving mechanism of the BCE-type TFTs after the different plasma treatment conditions.

In this thesis, we take the asymmetrical a-Si:H TFTs which have completed three masks processes and the active layer is exposed.And then then they are applied by different RF power (13.56MHz and 40.68MHz) for plasma treatment. We use different gas sources (NH3、Ar、H2、CF4). Process pressure and ratio of mixed gases to improve device’s performance, and then compare the electric at characteristics of Ion、Ioff、Gm、Vth between before-process and after-process. From experiment results, under 40.68MHz RF power at the 1 torr pressure, the electrical characteristics of NH3 plasma
treatment are significantly improved as compared with other gas plasma conditions.Because the NH3 plasma will create the N ion and H ion to fill the dangling bond (form
N-H bonding、S-H bonding or S-N bonding), it makes the active layer strong and reduces the state creation in the active layer and the interface of dielectric layer and
active layer. About the mixing ratio of Ar in the NH3 plasma treatment experiment, Ar ratio is very important to improve device’s performance. At the different RF power, and mixing ratio of Ar, this ion plasma will directly bombardment the active layer or helpfully ion the gas to affect TFTs’ electric characteristics. In addition, when we used Ar gas only, it is no assistance to fix the defect in the active layer of TFTs owing to the inert property of Ar. The significant improve ment of the Gm is due to that Ar plasma directly bombards the surface of the active layer and makes surface flattened. When increasing the treatment time of Ar plasma, the Gm improvement will reduce.

The BCE-type of bottom-gate asymmetrical a-Si:H TFTs usual have five-masks process, but it has the possibility the use four-masks to fabricate.If we achieve the optimal condition at the plasma treatment process, it will have the profit of cost down, increasing throughput and yield.
目次
誌謝 ii
中文摘要 iii
英文摘要 iv
目次 v
表目次 viii
圖目次 ix
第一章 簡介 1
1.1 背景 1
1.2 動機與目的 1
1.3 論文架構 2
第二章 理論基礎 4
2.1 薄膜電晶體液晶顯示器工作原理 4
2.2 非晶矽薄膜電晶體 6
2.3 氫化非晶矽薄膜(a-Si:H)特性 8
2.4 非晶矽薄膜電晶體之電性參數萃取 9
2.4.1 臨界電壓(threshold voltage)之定義: 9
2.4.2 次臨界擺幅(subthreshold swing)之定義: 9
2.4.3 載子場效遷移率(field-effect mobility)之定義: 9
2.4.4 開電流(On-current)之定義: 10
2.4.5 漏電流(Off-current)之定義: 10
2.4.6 開/關電流比(ON/OFF current ratio): 10
2.5 電漿原理 11
2.5.1 電漿的成分 11
2.5.2 電漿的產生 11
2.5.3 電漿中的碰撞[11] 12
2.5.4 離子轟擊(Ion bombardment) 14
表2.1 壓力與頻率對離子密度及能量的影響 14
2.6 文獻探討 15
第三章 實驗流程與測試系統 18
3.1 製程與量測設備 18
3.1.1 高溫爐管系統 18
3.1.2 PECVD系統 19
3.1.3 量測系統 20
3.1.4 掃描式電子顯微鏡(SEM) 21
3.2 三道光罩後通道蝕刻非對稱式非晶矽薄膜電晶體之製作 22
3.2.1 三道光罩底部閘極非晶矽薄膜電晶體製作程序 22
3.3 實驗方法 24
3.3.1 系統與環境 24
3.3.2 電漿處理條件 24
3.4 實驗流程圖 25
第四章 實驗結果與討論 26
4.1 不同射頻頻率NH3電漿處理在時間的效應 29
4.2 不同射頻頻率NH3 電漿處理在不同製程壓力的效應 37
4.3 不同射頻頻率NH3 電漿處理通入不同Ar氣體比例之效應 58
4.4 不同射頻頻率各種氣體電漿處理的參數 73
第五章 結論 95
參考文獻 97


表目次
表2.1 壓力與頻率對離子密度及能量的影響 14
表4.1 NH3電漿處理的各種條件參數 29
表4.2 NH3 電漿處理的各種條件參數 37
表4.3 NH3 +Ar電漿處理的各種條件參數 58
表4.4 各種氣體電漿處理的各種條件參數 73


圖目次
圖1.1 後通道蝕刻非晶矽薄膜電晶體(back channel etching TFTs) 2
圖2.1 TFT-LCD橫剖面圖 4
圖2.2 液晶分子動作原理 5
圖2.3 單位畫素解析圖 5
圖2.4 四種薄膜電晶體圖:(a)堆疊式結構 (b)反堆疊式結構 (c)共平面式結構 (d)反平面式結構 6
圖2.5 (a)後通道蝕刻(back-channel etching)非晶矽薄膜電晶體 (b)通道保護(channel protected)非晶矽薄膜電晶體 7
圖2.6 單晶矽與非晶矽之結構與能帶圖:(a)單晶矽 (b)非晶矽 (c)高含量氫之非晶矽 8
圖2.7 電容耦合型電漿源示意圖 11
圖2.8 電子撞擊前後示意圖 12
圖2.9 激發碰撞前後示意圖 13
圖2.10 鬆弛過程示意圖 13
圖2.11 分解碰撞過程示意圖 14
圖3.1 爐管剖面圖 18
圖3.2 量測儀器圖 20
圖3.3 量測系統圖 21
圖3.4 底部閘極後通道蝕刻非晶矽薄膜電晶體 22
圖3.5 電晶體之光罩圖 22
圖3.6 三道光罩底部閘極非晶矽薄膜電晶體製作流程 23
圖3.7 Asymmetric TFT SEM圖 23
圖3.8 實驗流程圖 25
圖4.1 非對稱式a-Si TFT 26
圖4.2 U型端與L型端為汲極之差異,Vd=0.5V之Id-Vg特性曲線 27
圖4.3 U型端與L型端為汲極之差異,Vd=10V之Id-Vg特性曲線 27
圖4.4 A1-1,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 29
圖4.5 A1-2,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 30
圖4.6 A1-3,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 30
圖4.7 A1-4,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg
特性曲線 31
圖4.8 A1-5,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 31
圖4.9 A1-6,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg
特性曲線 32
圖4.10 A1-7, 40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 32
圖4.11 A1-8,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 33
圖4.12 在製程壓力1Torr時,13.56MHz和40.68MHz電漿處理時間對臨界電壓偏移的曲線圖 33
圖4.13 在製程壓力1Torr時,13.56MHz和40.68MHz電漿處理時間對開電流歸一化的曲線圖 34
圖4.14 在製程壓力1Torr時,13.56MHz和40.68MHz電漿處理時間對轉導歸一化的曲線圖 34
圖4.15 A2-1,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 38
圖4.16 A2-2,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 38
圖4.17 A2-3,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 39
圖4.18 A2-4,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 39
圖4.19 A2-5,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 40
圖4.20 A2-6,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 40
圖4.21 A2-7,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 41
圖4.22 A2-8,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 41
圖4.23(a)在製程壓力0.5Torr時,13.56MHz和40.68MHz電漿處理處理時間對臨界電壓偏移的曲線圖 42
圖4.23(b)在製程壓力0.5Torr和1Torr時,13.56MHz電漿處理處理時間對臨界電壓偏移的曲線圖 42
圖4.23(c)在製程壓力0.5Torr和1Torr時,40.68MHz電漿處理處理時間對臨界電壓偏移的曲線圖 43
圖4.24(a)在製程壓力0.5Torr時,13.56MHz和40.68MHz電漿處理時間對開電流歸一化的曲線圖 43
圖4.24(b)在製程壓力0.5Torr和1Torr時,13.56MHz電漿處理時間對開電流歸一化的曲線圖 44
圖4.24(c)在製程壓力0.5Torr和1Torr時,40.68MHz電漿處理時間對開電流歸一化的曲線圖 44
圖4.25 在製程壓力0.5Torr13.56MHz和40.68MHz電漿處理時間對轉導歸一化的曲線圖 45
圖4.26 A2-9,13.56MHz電漿處理前和處理1.5分鐘Vd=0.5、10V之Id-Vg特性曲線 48
圖4.27 A2-10,13.56MHz電漿處理前和處理3分鐘Vd=0.5、10V之Id-Vg特性曲線 48
圖4.28 A2-11,13.56MHz電漿處理前和處理4.5分鐘Vd=0.5、10V之Id-Vg特性曲線 49
圖4.30 A2-13,40.68MHz電漿處理前和處理1.5分鐘Vd=0.5、10V之Id-Vg特性曲線 50
圖4.31 A2-14,40.68MHz電漿處理前和處理3分鐘Vd=0.5、10V之Id-Vg特性曲線 50
圖4.32 A2-15,40.68MHz電漿處理前和處理4.5分鐘Vd=0.5、10V之Id-Vg特性曲線 51
圖4.33 A2-16,40.68MHz電漿處理前和處理6分鐘Vd=0.5、10V之Id-Vg特性曲線 51
圖4.34(a)在製程壓力2Torr時,13.56MHz和40.68MHz電漿處理時間對臨界電壓偏移的曲線圖 52
圖4.34(b)在製程壓力1Torr和2Torr時,13.56MHz電漿處理時間對臨界電壓偏移的曲線圖 52
圖4.34(c)在製程壓力1Torr和2Torr時,40.68MHz電漿處理時間對臨界電壓偏移的曲線圖 53
圖4.35(a)在製程壓力2Torr時,13.56MHz和40.68MHz電漿處理時間對開電流歸一化的曲線圖 53
圖4.35(b)在製程壓力1Torr和2Torr時,13.56MHz電漿處理時間對
開電流歸一化的曲線圖 54
圖4.35(c)在製程壓力1Torr和2Torr時,40.68MHz電漿處理時間對
開電流歸一化的曲線圖 54
圖4.36 在製程壓力2Torr時,13.56MHz和40.68MHz電漿處理時間對轉導歸一化的曲線圖 55
圖4.37 A3-1,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 59
圖4.38 A3-2,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 59
圖4.39 A3-3,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 60
圖4.40 A3-4,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 60
圖4.41 A3-5,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 61
圖4.42 A3-6,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 61
圖4.43 A3-7,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 62
圖4.44 A3-8,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 62
圖4.45 13.56MHz和40.68MHz,NH3(150sccm)+Ar(25sccm)電漿處理時間對臨界電壓偏移的曲線圖 63
圖4.46 13.56MHz和40.68MHz,NH3(150sccm)+Ar(25sccm)電漿處理時間對開電流歸一化的曲線圖 63
圖4.47 13.56MHz和40.68MHz,NH3(150sccm)+Ar(25sccm)電漿處理時間對轉導歸一化的曲線圖 64
圖4.48 A3-9,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 66
圖4.49 A3-10,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 66
圖4.50 A3-11,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 67
圖4.51 A3-12,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 67
圖4.52 A3-13,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 68
圖4.53 A3-14,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 68
圖4.54 A3-15,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 69
圖4.55 A3-16,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線圖 69
圖4.56 13.56MHz和40.68MHz,NH3(150sccm)+Ar(50sccm)電漿處理時間對臨界電壓偏移的曲線 70
圖4.57 13.56MHz和40.68MHz,NH3(150sccm)+Ar(50sccm)電漿處理時間對開電流歸一化的曲線圖 70
圖4.58 13.56MHz和40.68MHz,NH3(150sccm)+Ar(50sccm)電漿處理時間對轉導歸一化的曲線圖 71
圖4.59 A4-1,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 74
圖4.60 A4-2,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 74
圖4.61 A4-3,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 75
圖4.62 A4-4,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 75
圖4.63 A4-5,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 76
圖4.64 A4-6,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 76
圖4.65 A4-7,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 77
圖4.66 A4-8,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 77
圖4.67 13.56MHz和40.68MHz,Ar電漿處理時間對臨界電壓偏移的曲線圖 78
圖4.68 13.56MHz和40.68MHz, Ar電漿處理時間對開電流歸一化的曲線圖 78
圖4.69 13.56MHz和40.68MHz ,Ar電漿處理時間對轉導歸一化的曲線圖 79
圖4.70 A4-9,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 81
圖4.71 A4-10,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 81
圖4.72 A4-11,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 82
圖4.73 A4-12,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 82
圖4.74 A4-13,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 83
圖4.75 A4-14,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 83
圖4.76 A4-15,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 84
圖4.77 A4-16,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 84
圖4.78 13.56MHz和40.68MHz,H2電漿處理時間對臨界電壓偏移的曲線圖 85
圖4.79 13.56MHz和40.68MHz,H2電漿處理時間對轉導歸一化的曲線圖 85
圖4.80 13.56MHz和40.68MHz,H2電漿處理時間對轉導歸一化的曲線圖 86
圖4.81 A4-17,13.56MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 88
圖4.82 A4-18,13.56MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 88
圖4.83 A4-19,13.56MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 89
圖4.84 A4-20,13.56MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 89
圖4.85 A4-21,40.68MHz電漿處理前和處理1.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 90
圖4.86 A4-22,40.68MHz電漿處理前和處理3分鐘,Vd=0.5、10V之Id-Vg特性曲線 90
圖4.87 A4-23,40.68MHz電漿處理前和處理4.5分鐘,Vd=0.5、10V之Id-Vg特性曲線 91
圖4.88 A4-24,40.68MHz電漿處理前和處理6分鐘,Vd=0.5、10V之Id-Vg特性曲線 91
圖4.89 13.56MHz和40.68MHz,CF4電漿處理時間對臨界電壓偏移的曲線圖 92
圖4.90 13.56MHz和40.68MHz,CF4電漿處理時間對開電流歸一化的曲線圖 92
圖4.91 13.56MHz和40.68MHz,CF4電漿處理時間對轉導歸一化的曲線圖 93
參考文獻
[1] .Fan,Ching-Lin, Yang,Tsung-Hsien,“Effects of NH3 plasma pretreatment before crystallization on low-temperature-processed poly-si thin-film transistors”, Journal of the Electrochemical Society, August 2006,v 153, n 8, p H161-H165

[2] Y. Byun, D. Beer, M. Yang, T. Gu, “A novel amorphous silicon thin film transistor for AMLCDs”, Device Research Conference, 1995. Digest. 1995 53rd Annual, pp.160-161, 1995.

[3] Y. Hishikawa, K. Watanabe, S. Tsuda, M. Ohnishi, and Y. Kuwano, “Raman Study on Silicon Network of Hydrogenated Amorphous Silicon Film Deposited by a Glow Discharge”, Jpn. J. Appl. Phys. vol.24, no.5, pp. 385-389, 1985.

[4] R. A. Street and M. J. Thompson, “Electronic States at the Hydrogenated Amorphous Silicon/Silicon Nitride Interface”, Appl. Phys. Lett, vol.45, pp.769-771, 1984.

[5] K. Hiranaka, T. Yoshimura, and T. Yamaguchi, “Effect of the Deposition Sequence on Amorphous Silicon Thin Film Transistors”, Jpn. J. Appl. Phys. 28, no.11, pp.2197-2200, 1989.

[6] H. Uchida, K. Takechi, S. Nishida and S. Kaneko, “High-Mobility and High-Stability a-Si:H Thin Film Transistors With Smooth SiNx/a-Si Interface”, Jpn. J. Appl. Phys. 30, pp.3691-3694, 1991.

[7] L. L. Kazmerski, “Polycrystalline and Amorphous Silicon Thin Film and Devices” ,Academic Press, 1980.

[8] D. L. Staebler and C. R. Wronski, “Optically induced conductivity changes in discharge-produced hydrogenated amorphous silicon”, J. Appl. Phys. 51, pp.3262-3268, 1980.

[9] M. Stutzmann, W. B. Jackson, and C. C. Tsai, “Kinetics of the Staebler-Wronski effect in hydrogenated amorphous silicon”, Appl. Phys. Lett.45(10), vol.15, pp.1075-1077, 1984.

[10] B. Pivac, I. Kovacevic, I. Zulim, V. Gradisnik, “Effect of Light Soaking on Amorphous Silicon”, IEEE, pp.884-887, 2000.

[11] 簡耀黌,“以PECVD 成長微晶矽薄膜電晶體”,中原大學電機工程系
碩士論文,民國九十六年一月

[12] 莊達人,“VLSI製造技術”,高立出版社 ,民國九十五年六月再版

[13] Masahiko Ando, Masatoshi Wakagi, Tetsuroh Minemura “Comparison of the performance and reliability of wet-etched and dry-etched a-Si:H TFT''s”, IEEE Transactions on Electron Devices, v 45, n 2, p 560-563, Feb 1998.

[14] Serage M. GrdelRab , Amir M. Miri , and Savvas G. Chamberlain, “Comparison of the performance and reliability of wet-etched and dry-etched a-Si:H TFT''s”, IEEE Transactions on Electron Devices, v 45, n 2, p 560-563, Feb 1998.

[15] Jiun-lin Yeh and Si-Chen Lee, “High field effect mobility deuterated amorphous silicon thin-film transistors based on the substitution of hydrogen with deuterium”, IEEE Electron Device Letters, v 20, n 8, p 415-417, August 1999.

[16] Kan Yuan Lee , Yean Kuen Fang , Chii Wen Chen , Mong Song Liang , and Sou Gow Wuu, “High performance polysilicon thin film transistors by H2O plasma hydrogenation”, Thin Solid Films, v 305, n 1-2, p 327-329, Aug 15 1997.
[17] Chung Yi , Shi-Woo Rhee , Sae-Hwan Park and Jin-Ho Ju, “Effect of back-channel plasma etching on the leakage current of a-Si:H thin film transistors”, Japanese Journal of Applied Physics, Part 1: Regular Papers and Short Notes and Review Papers, v 39, n 3 A, p 1051-1053, 2000.

[18] Byung Cheon Lim, Young Jin Chio, Jong Hyun Choi and Jin Jang, “Hydrogenated Amorphous Silicon Thin Film Transistor Fabricated on Plasma Treated Silicon Nitride”,IEEE trans. Electron Devices, vol.47, No.2,
pp.367,2000.

[19] Chuan Yu Wu, Cheng Hsing Chen, Yung Chia Kuan and Kuo Sheng Sun, “High Stable a-si:H TFTs Prepared with Optimum SiNx Film by PECVD Using Taguchi Method”, IDW, pp.1085-1088, 2005.

[20] S. W. Lee, K. S. Cho, B. K. Choo, and J. Jang, Member, “Copper Gate Hydrogenated Amorphous Silicon TFT With Thin Buffer layer,” IEEE Electron Device Lett, vol.23, No.6, pp.324-326, 2002.

[21] J. H. Choi, C. S. Kim, B. C. Lim, and J. Jang, “A Novel Thin Film Transistor Using Double Amorphous Silicon Active Layer,” IEEE trans. Electron Devices, vol.45, No.9, pp.2074-2076, 1998.

[22] D. B. Thomasson and T. N. Jackson, “High Mobility Tri-Layer a-Si:H Thin-Film Transistors with Ultrathin Active Layer,” IEEE Electron Device Lett, vol.18, No.8, pp.397-399, 1997.

[23] J. B. Choi, D. C. Yun, Y. I. Park, J. H. Kim, “Properties of hydrogenated amorphous silicon thin film transistors fabricated at 150℃,” Journal of Non-Crystalline Solids 266-269, pp.1315-1319. 2000.

[24] J. L. Lin, W. J. Sah, and S. C. Lee, “Amorphous-Silicon Thin-Film Transistors with Very High Field-Effect Mobility,” IEEE Electron Device Lett, vol.12, No.3, pp.120-121, 1991.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔