(3.238.98.214) 您好!臺灣時間:2021/05/08 12:34
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:朱韻龍
研究生(外文):Yun-Lung Chu
論文名稱:低成本輸出資料壓縮器分析與設計
論文名稱(外文):Design and Analysis of Low Cost Output Compressor
指導教授:王行健
學位類別:碩士
校院名稱:國立中興大學
系所名稱:資訊網路多媒體研究所
學門:電算機學門
學類:軟體發展學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:41
中文關鍵詞:多點測試輸出壓縮容錯系統表決器
外文關鍵詞:multi-site testoutput compressionfault-tolerancevoter
相關次數:
  • 被引用被引用:0
  • 點閱點閱:136
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
由於在測試大量晶片時的成本主要受限於自動測試機上頻寬限制,實務上常使用多點測試來測試多個相同的晶片。在假設其良率超過50%的情況下,每次測試至少有超過一半的晶片會產生正確的輸出結果。藉由適當地比較所有的輸出,可以直接決定晶片的好壞,而不必把測試的輸出結果送回自動測試機。本篇論文提出錯誤偵測及診斷架構,利用FPGA作為低成本輸出壓縮分析器,同時改善內部表決器所使用的面積,達到增加被測試晶片的個數降低測試成本。
誌謝 I
摘要 II
表目錄 V
圖目錄 VI

第一章 簡介 1
1.1 研究動機與目標 1
1.2 貢獻與成果簡述 1
1.3 內容大綱 2
第二章 背景知識與相關研究 3
2.1 容錯系統概述 3
2.1.1 靜態冗餘系統 (Static Redundancy) 3
2.1.2 動態冗餘系統 (Dynamic Redundancy) 4
2.1.3 混合式冗餘系統(Hybrid Redundancy) 6
2.2 門檻表決器設計之相關研究 10
第三章 問題描述及方法 15
第四章 低成本輸出資料壓縮技術 19
4.1 低成本輸出壓縮輸出架構 19
4.2 快速錯誤偵測架構 20
4.3 表決及診斷電路設計與架構 21
4.3.1 進化式多數決表決器 22
4.3.2 分層式表決電路 24
4.4 管線化作業架構 27
第五章 實驗結果 29
5.1 工作平台 29
5.2 實驗結果 30
5.2.1 進化式多數表決器 30
5.2.2 均衡式分層表決器 32
5.2.3 分層式表決器實現於低成本壓縮分析系統上 35
第六章 結論與未來工作 38
6.1 結論 38
6.2 未來工作 38
參考文獻 39

表目錄
表1:LOSQ 7輸入模組自我淨化冗餘系統例子 9
表2:BATCHER’S奇偶合併排序演算法 12
表3:測試技術優缺比較 18
表4:各級數管線處理動作 27
表5:實驗板相關資訊 29
表6:進化式多數表決器相較於原始排序網路 30
表7:45輸入均衡式雙層表決器 32
表8:分層表決器資訊 34
表9:低成本輸出壓縮分析器合成資訊 36
表10:低成本輸出壓縮分析器合成資訊 37

圖目錄
圖1:三重模組冗餘結構 (TMR) 4
圖2:DUPLICATE-AND-COMPARE SYSTEM 5
圖3:PAIR-AND-A-SPARE SYSTEM 5
圖4:自我淨化冗餘系統 6
圖5:ELEM.SWITCH構造 7
圖6:權重式門檻表決器定義及符號 7
圖7:LOSQ SELF-PURGING REDUNDANCY SYSTEM 8
圖8:SORTING NETWORK 架構圖及對應函數 11
圖9:8輸入奇偶合併排序網路範例 13
圖10:8輸入選擇網路範例 13
圖11:選擇網路與排序網路合成結果 14
圖12:傳統多點測試模式 15
圖13:新型輸出資料壓縮模式 16
圖14:低成本輸出測試架構 19
圖15:快速偵錯架構 20
圖16:快速偵錯流程 20
圖17:表決及錯誤位置診斷電路 21
圖18:REALIZATIONS OF SELF-PURGING LOSQ VOTER[11] 22
圖19:一階層進化式多數決表決器(L1) 23
圖20:二階層及三階層進化式多數決表決器 24
圖21:雙層表決器(2-LEVEL N/K VOTER) 25
圖22:四階層管線化作業架構 27
圖23:管線週期動作 28
圖24:30至50輸入SLICE及LUT數目 31
圖25:10至50輸入最佳選擇與L0 SLICE比較 31
圖26:不同K值對分層表決器合成的影響 33
圖27:分層表決器與門檻表決器比較 35
圖28:分層式表決電路及管線週期時序圖 36
[1]L.-T. Wang, C.-W. Wu, and X. Wen, VLSI Test Principles and Architectures: Design for Testability (Systems on Silicon),
Morgan Kaufmann Publishers Inc.

[2]P. K. Lala, Fault Tolerant and Fault Testable Hardware Design, Prentice Hall Publishers Inc.

[3]P. K. Lala, Self-Checking and Fault-Tolerant Digital Design, Morgan Kaufmann Publishers Inc.

[4]Y. Chen and T. Chen, “Implementing fault-tolerance via modular redundancy with comparison,” IEEE Transactions on Reliability, Vol.39, No.2, pp.217-225, Jun. 1990.

[5]G. Latif-Shabgahi, J.M. Bass, and S. Bennett, “Efficient implementation of inexact majority and median voters,” IEE Electronics Letters, Vol.36, No.15, pp.1326-1328, Jul. 2000.

[6]B. Parhami, "Voting algorithms," IEEE Transactions on Reliability, Vol.43, No.4, pp.617-629, Dec. 1994.

[7]B. Parhami, "Voting networks," IEEE Transactions on Reliability, Vol.40, No.3, pp.380-394, Aug. 1991.

[8]J. Losq, “A Highly Redundancy Scheme: Self-purging Redundancy,” IEEE Transactions on Computer, Vol. C-25.6, pp.569-578, Jun. 1976.

[9]H.M. Razavi, “Self-purging Redundancy with Automatic Threshold Adjustment, ” in Proc. G Circuits, Devices and Systems Vol. 140, No 4, pp. 233-236, Aug. 1993.



[10]C.-W. Chiou and, T.-C. Yang, "Self-purging redundancy with adjustable threshold for tolerating multiple module failures," IEE Electronics Letters , Vol 31, No 11, pp.930-931, May. 1995

[11]J.M. Quintana, M.J. Avedillo, and J.L. Huertas, “Efficient Realization of a Threshold Voter for Self-Purging Redundancy,“ Journal of Electronic Testing: Theory and Applications, Vol 17, No 1, pp.69–73, Feb. 2001.

[12]D.E. Knuth, The Art of Computer Programming - vol. 3: Sorting and Searching, Addison-Wesley Publishers Inc, Sec 5.3.4, pp 220-246.

[13]T.H. Cormen, C.E. Leiserson, R.L. Rivest, and C. Stein, Introduction to Algorithms. 2nd. McGraw-Hill Publishers Inc.

[14]G. Giles, J. Wang, A. Sehgal, K.J. Balakrishnan, J. Wingfield, "Test Access Mechanism for Multiple Identical Cores," in Proc. IEEE Int. Test Conference, pp.1-10, Oct. 2008.

[15]S. Makar, T. Altinis, N. Patkar, J. Wu, "Testing of Vega2, a chip multi-processor with spare processors.," in Proc. IEEE Int. Test Conference, pp.1-10, Oct. 2007.

[16]I. Parulkar et. al., “A Scalable, Low Cost Design-for-test architecture for UltraSPARC Chip Multi-Processors”, in Proc. IEEE Int. Test Conference, pp. 726-735, Oct. 2002.

[17]E. Larsson, "Architecture for integrated test data compression and abort-on-fail testing in a multi-site environment," IET Computers & Digital Techniques, Vol.2, No.4, pp.275-284, Jul. 2008.

[18]S.K. Goel, E.J. Marinissen, "Optimisation of on-chip design-for-test infrastructure for maximal multi-site test throughput," in Proc. IEE Computers and Digital Techniques, Vol.152, No.3, pp. 442-456, May. 2005.


[19]E.H. Volkerink, A. Khoche, J. Rivoir, K.D. Hilliges, "Test economics for multi-site test with modern cost reduction techniques," in Proc. VLSI Test Symp., pp. 411-416, 2002.

[20]J. Rivoir, "Lowering cost of test: parallel test or low-cost ATE?," in Proc. Asian Test Symp., pp. 360-363, Nov. 2003.

[21]P.T. Gonciari et al., ”Integrated test data decompression and core wrapper design for low-cost system-on-a-chip testing,” in Proc. IEEE Int. Test Conference, pp.64 -73, Oct. 2002.

[22]P. Bernardi, M.S. Reorda, “An novel Methodology for Reducing SoC Test Data Volume on FPGA-based Testers,” in Proc. Design, Automation and Test in Europe, pp.194-199, Mar. 2008.

[23]L.-T. Wang, E.C. Stroud, and N. Touba, System-on-Chip Test Architectures: Nanometer Design for Testability, Morgan Kaufmann Publishers Inc, pp.142-P149.

[24]H. Vranken, et al., “Fault detection and diagnosis with parity trees for space compaction of test responses,” in Proc. Design Automation Conference, pp.1095-1098, Jul. 2006.

[25]K. Chakrabarty, “Zero-aliasing space compaction using linear compactors with bounded overhead,” IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems, Vol. 17, No. 5, pp. 452-457, 1998.

[26]A. Morosov et al., “Design of parameterizable error propagating space compactors for response observation,” in Proc. VLSI Test Symp., pp. 48-53, May. 2001.

[27]O. Sinanoglu and A. Orailoglu, “Parity-based output compaction for core-based SOCs,” in Proc. European Test Workshop, pp. 15-20, May. 2003.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔