跳到主要內容

臺灣博碩士論文加值系統

(3.236.50.201) 您好!臺灣時間:2021/08/06 07:41
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:黃政傑
研究生(外文):Cheng-Chieh Huang
論文名稱:高速低功率連續漸進式類比數位轉換器之研究
論文名稱(外文):Study on High-speed Low-power SAR ADC
指導教授:盧志文盧志文引用關係
指導教授(外文):Chih-Wen Lu
學位類別:碩士
校院名稱:國立暨南國際大學
系所名稱:電機工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:98
語文別:中文
論文頁數:64
中文關鍵詞:高速低功率數位類比轉換器連續漸進式類比數位轉換器
外文關鍵詞:high-speedlow-powerDACSuccessive Approximation ADC
相關次數:
  • 被引用被引用:0
  • 點閱點閱:586
  • 評分評分:
  • 下載下載:110
  • 收藏至我的研究室書目清單書目收藏:0
本論文提出一個高速低功率數位類比轉換器(high-speed and low-power DAC)並應用在連續漸進式類比數位轉換器(Successive Approximation ADC)。
相較於一般電容式數位類比轉換器在取樣狀態下需對每顆電容充電,本論文所使用的數位類比轉換器只需對第一顆電容充電,也就是總電容的一半,對於速度上能有效的提升,且數位類比轉換器所需的參考電壓,只需要原來的一半,對於功率的消耗也有明顯的減少。本類比數位轉換器是由TSMC 2P4M 0.35um製程來實現,並使用HSPICE模擬驗證。
依據模擬結果,整個連續漸進式類比數位轉換器可操作在2MHz之取樣頻率,在100KHz之輸入頻率下,其訊號雜訊失真比為59.95dB,有效位元數為9.67位元,積分非線性誤差為0.7LSB,微分非線性誤差為0.4LSB,總消耗功率為1.8mW,整體電路佈局面積為(含PAD)1030um*1030um。
This research proposes a high-speed and low-power DAC, which is apply to Successive Approximation ADC.
Compared with general redistribution capacitor DAC which has to charge each capacitor under sampling condition, DAC proposed in this research charges only one capacitor and effectively promotes the speed. As to the reference voltage, DAC takes only half of the general one, and obviously reduces the power consumption.
According to the simulation result, the designed SAR ADC can operate at 2MHz. The Signal-to-Noise and Distortion Ratio is 59.95dB when the input frequency is 100KMz and the effective number of bit is 9.67 bit. The Integral Nonlinearity is 0.7LSB. The Differential Nonlinearity is 0.4LSB. The power dissipation is 1.8mW. The chip layout area is 1030um*1030um.
誌謝…………………………………………………………………………………………I
中文摘要……………………………………………………………………………...........II
英文摘要….…………………………………………………………..…………………...III
目錄………………………………………………………………………………………..IV
圖目錄…………………………………………………………………………………….VI
表目錄……………………………………………………………………………..............IX
第一章 緒論………………………………………………………………………….…….1
1.1 研究動機 ………..……………………………………………………….….1
1.2 研究背景 ………..……………………………………………………….….2
1.3 論文架構 …………..…………………………….………………………….3
第二章 類比數位轉換器概論 ………………………………………………….…...........4
2.1 類比數位轉換器特性參數 …………...……………………………….……4
2.2 類比數位轉換器各類架構簡介 ……………………………………………8
2.2.1 快閃式類比數位轉換器 ...………………………………………...10
2.2.2 管線式類比數位轉換器 ...………………………………………...11
第三章 連續漸進式類比數位轉換器概論 .………………………….…….…………...12
3.1 連續漸進式類比數位轉換器架構與原理 …………...…………………...12
3.2 連續漸進式類比數位轉換器現有技術 ………………………………..…16
3.2.1 電阻式數位類比轉換器 ...………………………………………...16
3.2.2 電容式數位類比轉換器 ...………………………………………...17
3.2.3 電流式數位類比轉換器 ...………………………………………...18
3.2.4 混合式數位類比轉換器 ...………………………………………...19
3.3 傳統電容式數位類比轉換器基本原理 ………...………………………...20
3.4 高速低功率電容式數位類比轉換器基本原理 ………...………………...23
第四章 電路設計 …………………………...…………………………………………...26
4.1 數位類比轉器 ………...…………………………………………………...26
4.1.1 傳統數位類比轉換器 ...…………………………………………...26
4.1.2 兩段式數位類比轉換器 ...………………………………………...27
4.1.3 改良型兩段式數位類比轉換器 ……...…………………………...27
4.1.4 高速低功率數位類比轉換器 ...…………………………………...28
4.2 比較器 …………...………………………………...……………………....31
4.2.1 前置放大器 ...………………….………………………...………...31
4.2.2 閂鎖器 ...…………………………………………………………...32
4.3 連續漸進式控制邏輯單元 …...……………………...…………………....34
4.4 輸出暫存器………..………………...……………………………………...36 4.5 時脈控制電路 …...……………………………………………………….. 37
4.6 其它電路 …...…………………………………………………………….. 38
4.6.1 非重疊訊號產生電路 ...…………………………………………...38
4.6.2 電源重置訊號產生電路 ...………………………………………...38
4.6.3 輸出緩衝器 ...……………………………………………………...39
第五章 模擬結果 …………………………...…………………………………………...40
5.1 比較器模擬結果 ……...…………………………………………………...40
5.2 連續漸進式控制邏輯單元模擬結果 ……...……………………………...42
5.3 時脈控制電路模擬結果 ……...…………………………………………...43
5.4 連續漸進式類比數位轉換器模擬結果 ……...…………………………...44
5.4.1 暫態分析 ...………………………………………………………...44
5.4.2 動態分析 ...………………………………………………………...47
5.4.3 靜態分析 ...………………………………………………………...51
第六章 晶片佈局考量與量測結果 ……...……………………………………………...52
6.1 晶片佈局考量 ………...…………………………………………………...52
6.2 晶片量測 ……..….....……………………………………………………...54
6.2.1 量測環境 ...………………………………………………………...54
6.2.2 IC接腳定義 …...…………………………………………………...56
6.2.3 量測結果 ...………………………………………………………...57
第七章 結論 ………….…...………...…………………………………………………...61
參考文獻 ……………......…………………………………………………………….….63
[1] David A. Johns and Ken Martin, ”Analog Integrated Circuit Design”, Joho Wiley & Sons, 1997.
[2] Roubik Gregorian, “Introduction to CMOS OP-AMPS and Comparators”, Joho Wiley & Sons, 1999.
[3] Chun-Cheng Huang, Jieh-Tsorng Wu, “A Background Comparator Calibration Technique for Flash Analog-to-Digital Converters”, IEEE Transactions on Circuits and Systems, vol.52, no.9, pp.1732-1740, September 2005.
[4] Cheng-Che Tang, “Design of a Pipelined Analog-to-Digital Converter”, Master Thesis, National Chi Nan University, August 2008.
[5] Chun-shen Lin, “A Multi-bit operation SAR ADC”, Master Thesis, National Chi Nan University, July 2005.
[6] S.Mortezapour, E.K.F.Lee, “A 1-V 8-bit successive approximation ADC in standard CMOS process”, IEEE Journal of Solid-State Circuits, vol.35 Issue.4, pp.642-646, April 2000.
[7] Jesn Sauerbrey, Doris Schmitt-Landsiedel and Roland Thewes, “A 0.5-V 1-uW successive approximation ADC”, IEEE Journal of Solid-State Circuits, vol.38, no.7, pp.1261-1265, July 2003.
[8] K.Chen, C.Svensson and J.Yuan, “A CMOS implement of a video-rate successive approximation A/D Converter, IEEE International Symposium on Circuit and Systems, vol.3, pp.2577-2580, 1988.
[9] KH.Hadidi, V.S.Tso and G..C. Temes, “Fsat successive approximation A/D Converter”, IEEE 1990 Custom Integrated Circuit Conference, pp.6.1/1-6/4, 1990.
[10] Hao-Chiao Hong, Guo-Ming Lee, “A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC”, IEEE Journal of Solid-State Circuits, vol.42, no.10, pp.2161-2168, October 2007.
[11] E.Culurciello, Andreas G.Andreou, “An 8-bit 800-uW 1.23-MS/s successive Approximation ADC in SOI CMOS”, IEEE Transactions on Circuits and Systems, vol.53, no.9, pp.858-861, September 2006.
[12] A.ndrea, E.Bonizzoni, P.Malcovati, “A 9.4-ENOB 1V 3.8uW 100kS/s SAR ADC with Time-Domain Comparator”, ISSCC Dig. Tech. Paper, pp.246-610, February 2008.
[13] M.Elzakker, E.Tuijl,P.Geraedts, D.Schinkel, E.Klumperink, B.Nauta, “A 1.9uW 4.4fJ/Conversion-step 10b 1MS/s Charge-Redistribution ADC” ISSCC Dig. Tech. Paper, pp.244-610, February 2008.
[14] Pedro M.Figueiredo, Joao C.Vital, “Kickback Noise Reduction Techniques for CMOS Latched Comparator”, IEEE Transactions on Circuits and Systems, vol.53, no.7, pp.541-545, July 2006.
[15] Sung-Mo Kang, Yusuf Leblebigi, “CMOS Digital Integrated Circuit Analysis and Design”, McGraw-Hill, Inc, 2002.
[16] R. Jacob. Baker, ” CMOS Mixed-Signal Circuit Design”, Joho Wiley & Sons, 2002.
[17] Jan Craninckx, Geert Van, “A 65fJ/Converter-Step 0-to-50MS/s 0-to-0.7mW 9b Charge-Sharing SAR ADC in 90nm Digital CMOS”, ISSCC Dig. Tech. Paper, pp.246-600, February 2007.
[18] Hong-Yi Huang, “Analysis of Mixed-Signal IC Layout”, Conference on Analysis of Mixed-Signal IC Layout, April 2003.
[19] P.Confalonieri, M.Zamprogno, F.Girardi, G.Nicollini, A.Nagari, ”A 2.7mW 1MSps 10b Analog-to-Digital Converter with Built Reference Buffer and 1LSB Accuracy Programmable Input Ranges”, ESSCIR, pp.255-258, September 2004.
[20] Cai Jun, Ran Feng, Xu Mei-hua, “IC Design of 2Ms/s 10-bit SAR ADC with Low Power”, HDP, pp.1-3, June 2007.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊