臺灣博碩士論文加值系統

NROM利用SONOS記憶體之結構，作為唯讀記憶體之應用，其擁有高儲存密度、可短時間出貨、一次可程式化之優點，為目前業界所最受歡迎的唯讀記憶體之一。業界現有之NROM測試流程，皆以實體缺陷(physical level defect)單元作為能否修補成功之依據。然而某些實體缺陷單元，在寫入資料後，不一定會產生錯誤，以至現有之測試流程會將某些可修補成功之晶粒歸類為缺陷晶粒，進而產生過度測試之現象。本論文針對NROM記憶體，提出一種新的測試流程，將修補程序延後至資料寫入後執行，以增加修補成功之機率，並提升良率。然而在晶圓階段測試時，無法得知寫入之資料，以藉此判斷是否要封裝某一晶粒，須利用實體缺陷單元去預測資料寫入後的真實缺陷單元，以判斷修補成功率。本論文針對此預測動作，推導一有效率且準確之數學機率公式，以確保所封裝之NROM晶粒能成功寫入資料之機率，達到控制封裝成本之目的。本論文透過業界實際之NROM記憶體，以及電腦模擬作為實驗，顯示所提出之新測試流程可有效地改進現有流程之良率，並驗證所提出之數學估計公式，能準確地預測資料寫入後可修補成功之機率。

中文提要 NROM記憶體的一種新測試流程 I
英文提要 A New Proposed Test Flow For NROM II
誌謝 III
目錄 IV
圖目錄 VI
表目錄 VII
第一章 概論 1
1.1 簡介 1
1.2 非揮發性記憶體介紹 1
1.2.1 非揮發性記憶體的比較 2
1.2.2 快閃式記憶體(FLASH Memory) 3
1.2.3 SONOS記憶體 3
1.3 NROM記憶體的介紹與優勢 4
1.3.1 NROM記憶體的架構 5
1.3.2 NROM記憶體的寫讀機制 6
第二章 NROM記憶體測試介紹 8
2.1 記憶體架構介紹 8
2.2 開路/短路/漏電流/靜態電流/操作電流 測試 9
2.3 錄寫資料碼(Program Code) 9
2.4 高壓測試(Stress Test) 9
2.5 資料碼0邊限讀取測試(Margin read data 0) 10
2.6 資料碼1邊限讀取測試(Margin read data 1) 11
2.7 修補分析(Repair Analysis) 11
2.8 讀取資料碼輸出速度測試(Read Rom code data output speed) 11
第三章 NROM傳統測試流程介紹 12
3.1 傳統測試流程簡介 12
3.2 晶圓測試流程(Wafer Testing Flow) 12
3.3 後段測試流程(Finial Testing Flow) 13
第四章 NROM新開發測試流程介紹 15
4.1 提出新開發測試流程的動機 15
4.2 傳統測試流發展至新開發測試流程的演進 16
4.3 新開發測試流程簡介 17
4.4 晶圓測試流程(Wafer Testing Flow) 18
4.5 後段測試流程(Finial Testing Flow) 19
第五章 NROM新開發測試流程之特性驗證 21
5.1 NROM新開發測試流程特性驗證實驗 – Vt 值分佈 21
5.2 NROM新開發測試流程特性驗證實驗 – 平均值與變異數分佈 22
5.3 NROM新開發測試流程特性驗證實驗 – 每個Word缺陷位元數統計 24
5.4 NROM新開發測試流程特性驗證實驗 – 列與行缺陷位址數統計 25
第六章 成功修復率的數學估算 28
6.1 成功修復率預測的挑戰點 28
6.2 資料層面缺陷機率的預估(probability of data level defect predict) 29
6.3 修復率的估算式(predict equation of repair rate) 30
6.4 以實體層面缺陷數估算成功修復率 31
第七章 成功修復率的數學估算與模擬結果 32
7.1 成功修復率之數學估算值與實際模擬值的驗證方式 32
7.2 成功修復率的數學估算值與實際模擬值–不同實體缺陷數 33
7.3 成功修復率的數學估算值與實際模擬值–不同的修補預留行 34
7.4 成功修復率的數學估算值與實際模擬值–不同列數與行數的記憶體 35
7.5 新提出測試流程與傳統測試流程的測試良率模擬比較–不同實體缺陷數目 36
7.6 新提出測試流程與傳統測試流程的測試良率模擬比較–不同的修補預留列 37
7.7 新提出測試流程與傳統測試流程的測試良率模擬比較–不同的修補預留行 38
7.8 新提出測試流程與傳統測試流程的測試良率模擬比較–不同列數與行數的記憶體 39
第八章 結論 40
參考文獻 41

[1] D.Kahng and S.M.Sze, “A floating gate and its application to memory devices,” Bell Syst. Tech. J., vol. 46, p. 1288, 1967.
[2] Ivan V.Panov, Developments Of Non Volatile Memory. IEEE 2006.
[3] C.T.Swift, G.L.Chindalore, K.Harber, T.S.Harp, A.Hoefler, C.M.Hong, P.A.Ingersoll, C.B.Li, E.J.Prinz, and J.A.Yaterr, “An embedded 90nm SONOS nonvolatile memory utilizing hot electron programming and uniform tunnel erase,” in IEDM Tech. Dig.,2002,pp. 927-930
[4] S.Habermehl, R.D.Nasby, M.Rightley, and P.R.Mahl, “Endurance of SONOS NVM stacks prepared with nitrided Si(100)/SiO interfaces,”IEEE Non-Volatile Semiconductor Memory Workshop, vol. 66, Monterey, CA, 1998.
[5] Assaf Shappir, Eli Lusky, Guy Cohen, Ilan Bloom, Meir Janai and Boaz Eiltan, The Two-Bit NROM Reliability. IEEE 2004.
[6] B. Eitan, P. Pavan, I.Bloom, E.Aloni, A.Frommer, and D Finzi, “NROM: A novel Localized trapping 2 bit nonvolatile memory cell,” presented at the IEEE Non-Volatile Semiconductor Memory Workshop, vol. 66, Monterey, CA, 1998.