跳到主要內容

臺灣博碩士論文加值系統

(44.222.218.145) 您好!臺灣時間:2024/03/04 17:53
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:湯和錚
研究生(外文):Ho-Cheng Tang
論文名稱:具有高介電係數閘極氧化層之增強型砷化鎵金氧半場效電晶體之研究
論文名稱(外文):Study of Enhancement-Mode GaAs Metal-Oxide-Semiconductor Field-Effect Transistors with High-K Gate Oxides
指導教授:吳正信
指導教授(外文):Jenq-Shinn Wu
學位類別:碩士
校院名稱:國立彰化師範大學
系所名稱:電子工程學系
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:78
中文關鍵詞:三氧化二鋁砷化銦鎵砷化鎵短通道效應
外文關鍵詞:Al2O3In(x)Ga(1-x)AsGaAsshort channel effect
相關次數:
  • 被引用被引用:0
  • 點閱點閱:237
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本文的目的為模擬探討具有高介電係數閘極介電層之砷化鎵金氧半場效應電晶體。我們以增強型金氧半場效應電晶體為基礎,使用Cross Light公司之Apsys模擬軟體,模擬高介電係數閘極介電層與通道銦含量對於元件特性的影響,並且探討其短通道效應。模擬的結果顯示,元件的輸出特性由於通道縮短的原因,而得以有所提升,臨界電壓也呈現出下降的趨勢;對於一系列高介電係數介電材料,其元件大約都在閘極長度為0.1um時,開始出現由汲極能障低下(Drain-induced Barrier Lowering,DIBL)所引起的漏電流問題;再者,通道部份的銦含量,雖然不若介電層般佔有主導地位,但對於元件的輸出確實是有所助益。
The purpose of this thesis is to simulate the enhancement-mode GaAs metal-oxide-semiconductor field-effect transistors with high-k gate dielectrics. We use APSYS commercial software to simulate the influences of the high-k gate dielectrics and the indium composition in the channel on the device characteristics. The short channel effect is also investigated. Simulation results show that the device performance enhances and the threshold voltage exhibits a decreasing trend with the reduced channel length. However, the channel current can not be pinched off due to the drain-induced barrier lowering (DIBL) when the channel length is reduced below 0.1 m. Besides, the increased indium compositions in the channel improve the device performance although not as overwhelming as the gate dielectrics.
中文摘要 i
Abstract ii
謝誌 iii
目錄 iv
圖目錄 vi
表目錄 ix
第一章 緒論 1
1-1. 前言 1
1-2. 研究背景及目的 1
1-3. 論文架構 4
第二章 金屬-氧化物-半導體場效應電晶體 5
2-1. 金屬-氧化物-半導體接面 5
2-2. 閘極介電層 9
2-3. 通道材料 12
2-4. 歐姆接觸 14
2-5. 短通道效應 16
2-5-1. 臨界電壓下降 16
2-5-2. 汲極導致能障低下(DIBL) 17
第三章 元件模擬 19
3-1. 軟體簡介 19
3-2. 模擬之基本結構 20
3-3. 結果與分析 22
3-3-1. 通道銦組成之影響 22
3-3-2. 閘極介電層之影響 28
3-3-3. 短通道效應 33
(A). 通道銦含量20% 33
(B). 通道銦含量15%與25% 41
3-3-4. 不同介電層之短通道效應 50
第四章 結論 57
參考文獻 59
附錄A. 元件製程與量測 63
A-1. 元件製作 63
A-2. 平臺隔離(mesa isolation) 65
A-2-1. 晶片清洗 65
A-2-2. 曝光與顯影 65
A-2-3. 蝕刻 66
A-3. 源極/汲極 歐姆接觸(S/D ohmic contact) 68
A-3-1. E-gun 金屬蒸鍍 68
A-4. 退火(anneal) 70
A-5. 閘極金屬(gate metal) 71
A-6. 元件特性量測與分析 72
附錄B. pHEMT 電性量測 73
作者簡歷 78



圖目錄
圖1-1 行動通訊示意圖 1
圖2-1 理想MIS 電容在不同偏壓之能帶圖 5
圖2-2 P 型半導體接面能帶圖 6
圖2-3 典型強反轉時之能帶圖 8
圖2-4 典型強反轉時之電荷分佈圖 8
圖2-5 P 型半導體接面在臨界反轉時之能帶圖 9
圖2-6 MIS 電容在低頻時之理想C-V 曲線圖 10
圖2-7 載子穿遂示意圖:(a)直接穿遂、(b)熱穿遂 11
圖2-8 缺陷造成之崩潰路徑示意圖 11
圖2-9 不同銦含量的優缺點 13
圖2-10 化合物半導體之能隙與晶格關係圖 13
圖2-11 金屬-半導體形成接面之能帶示意圖 14
圖2-12 載子不同傳輸方式之示意圖 16
圖2-13 電荷共享示意圖 17
圖2-14 DIBL 效應之能帶示意圖 18
圖2-15 DIBL 效應造成汲極電流的變化 18
圖3-1 基本模擬結構 21
圖3-2 不同銦組成之模擬結構 23
圖3-3 15%、20%、25%通道銦含量之轉移曲線(VDS= 2v) 24
圖3-4 15%、20%、25%通道銦含量之轉導曲線(VDS= 2v) 25
圖3-5 15%、20%、25%通道銦含量之電子濃度(VGS= 2v、VDS= 2v) 25
圖3-6 不同閘極介電層在15%、20%、25%通道
銦含量之轉移曲線(VDS= 2v) 26
圖3-7 不同閘極介電層在15%、20%、25%通道銦含量之
轉導曲線(VDS= 2v) 26
圖3-8 15%、20%、25%通道銦含量之電子遷移率
(VGS= 2v、VDS= 2v) 27
圖3-9 不同閘極介電層之模擬結構 28
圖3-10 不同閘極介電層之C-V 曲線(VDS= 2v) @ 10kHz 29
圖3-11 不同閘極介電層之轉移曲線(VDS= 2v) 30
圖3-12 不同閘極介電層之轉導曲線(VDS= 2v) 31
圖3-13 不同閘極介電層之通道電子濃度(/cm3)(VGS= 2v、VDS= 0v) 32
圖3-14 不同閘極長度之模擬結構 33
圖3-15 不同閘極長度在20%通道銦組成之I-V 曲線 35
圖3-16 不同閘極長度在20%通道銦組成之轉移曲線(VDS= 2v) 36
圖3-17 不同閘極長度在20%通道銦組成之轉導曲線(VDS= 2v) 37
圖3-18 不同閘極長度在20%通道銦組成之C-V 曲線(VDS= 2v) 10kHz 37
圖3-19 不同閘極長度在20%通道銦組成之DIBL
效應通道能帶(VGS=0、VDS=2v) 38
圖3-20 不同閘極長度在20%通道銦組成之電流流動示意圖
(VGS= 2、VDS= 2v) 39
圖3-21 不同閘極長度之通道電流強度
(A/cm2)分佈(VGS= 2v、VDS= 2v) 40
圖3-22 15%、25%通道銦組成在閘極長度0.1um 之I-V 曲線 42
圖3-23 15%通道銦組成在不同閘極長度之轉移曲線(VDS= 2v) 43
圖3-24 25%通道銦組成在不同閘極長度之轉移曲線(VDS= 2v) 44
圖3-25 15%、25%通道銦組成在不同閘極長度之轉導曲線(VDS= 2v) 45
圖3-26 15%、25%通道銦組成在不同閘極長度之C-V
曲線(VDS= 2v) 10kHz 46
圖3-27 閘極長度0.1um 之DIBL 效應通道能帶(VGS= 0v、VDS= 2v) 47
圖3-28 閘極長度0.1um 之電流流動示意圖(VGS= 2v、VDS= 2v) 48
圖3-29 閘極長度0.1um 之通道電流強度(A/cm2)
分佈(VGS= 2v、VDS= 2v) 49
圖3-30 不同閘極長度與介電層材料之模擬結構 50
圖3-31 不同閘極長度與介電層在20%通道銦含量之轉移曲線(VDS= 2v) 52
圖3-32 不同閘極長度與介電層在20%通道銦含量之轉導曲線(VDS= 2v) 53
圖3-33 不同閘極介電層在20%通道銦含量之C-V
曲線(VDS= 2v) @ 10kHz 54
圖3-34 不同閘極長度與介電層在20%通道銦含量之輸出特性(VDS= 2v) 55
圖3-35 閘極長度0.1um 之通道電流強度(A/cm2)
分佈(VGS= -1v、VDS= 2v) 56
圖4-1 不同閘極長度與不同通道銦含量之飽和與次臨界
區輸出特性(VDS= 2v) 58
圖A-1 pHEMT 結構圖 63
圖A-2 pHEMT元件製作流程 64
圖A-3 實際完成元件之一隅 64
圖A-4 平台隔離流程 65
圖A-5 平台隔離流程示意圖 67
圖A-6 平臺隔離之實際元件圖 67
圖A-7 源極/汲極 歐姆接觸製作流程 68
圖A-8 源極/汲極 金屬製作流程示意圖 69
圖A-9 源極/汲極金屬蒸鍍後之實際元件圖 69
圖A-10 快速熱退火(RTA)流程示意圖 69
圖A-11 經過退火後之實際元件圖 70
圖A-12 閘極金屬製作流程示意圖 70
圖A-13 閘極金屬蒸鍍完成後之實際元件圖 72
圖B-1 閘極長度為1.1um 之電流-電壓關係圖 74
圖B-2 閘極長度為2um 之電流-電壓關係圖 74
圖B-3 閘極長度為4um 之電流-電壓關係圖 75
圖B-4 閘極長度為8um 之電流-電壓關係圖 75
圖B-5 閘極長度為16um 之電流-電壓關係圖 76
圖B-6 在Log Scale 下,不同閘極長度之轉移曲線 (VDS = 3v) 76
圖B-7 不同閘極長度之轉導曲線(Gm) @ (VDS = 3v) 77
圖B-8 不同閘極長度之閘極蕭特基特性曲線 77


表目錄
表1-1 傳統矽半導體與III-V 族化合物半導體比較表 3
表1-2 不同介電質比較表 4
表2-1 傳統SiO2 與Al2O3 比較表 12
表2-2 不同通道材料比較表 12
表3-1 不同介電層材料表 28
[1] S. M. Sze, “Physics of Semiconductor Devices” 3nd ed. Wiley, New York, 2007.
[2] Donald A. Neamen “Semiconductor Physics & Devices”3rd edtion McGraw-Hill, Inc.
[3] P.D. Ye, G.D. Wilk, B. Yang, J. Kwo, H.-J. L. Gossmann, M. Hong, K.K. Ng, J. Bude, “Depletion-mode InGaAs MOSFET with gate dielectric grown by atomic layer deposition” Applied Physics Letters, vol. 84, no. 3, 2004.
[4] H.C Lin, T.Yang, H.Sharifi, S.K. Kim, Y.Xuan, T. Shen S. Mohammadi, P.D.Ye, “Enhancement-mode GaAs metal-oxide-semiconductor high-electron-mobility transistor with atomic layer deposited Al2O3 as gate dielectric” Applied Physics Letters, 91, 212101, 2007.
[5] Y.Q. Wu, Y. Xuan, T. Shen, P.D. Ye,“Enhancement-mode InP n-channel metal-oxide-semiconductor field effect transistor with atomic-layer-deposited Al2O3 dielectrics”Applied Physics Letters, 91, 022108, 2007.
[6] Y. Xuan, Y.Q. Wu, H.C. Lin, T. Shen, P.D. Ye, “High-performance submicron inversion-type enhancement-mode InGaAs MOSFET with maximum drain current of 360mA/mm and transconductance of 130mS/mm” IEEE, 2007
[7] K.rajagopalan, R. Droopad, J. Abrokwah, P. Zurcher, P. Fejes, M. Passlack, “1-um enhancement mode GaAs N-channel MOSFETs with transconductance exceeding 250mS/mm” IEEE Electron Device Letters, vol. 28, no.2, 2007.
[8] Y. Xuan, Y.Q. Wu, P.D. Ye,“High-performance inversion-type enhancement-mode InGaAs MOSFET with maximum drain current exceeding 1A/mm”IEEE Electron Device Letters, vol. 29, no. 4, 2008.
[9] Y. Xuan, P.D. Ye, Tian Shen,“Substrate engineering for high-performance surface-channel III-V metal-oxide-semiconductor field effect transistors”Applied Physics Letters, 91, 232107, 2007.
[10] Y.Xuan, P.D. Ye, H.C. Lin, G.D. Wilk,“Minority-carrier characteristics of InGaAs metal-oxide-semiconductor structures using atomic-layer-deposited Al2O3 gate dielectric”Applied Physics Letters, 89, 132103, 2006.
[11] Jingde Chen, X.P. Wang, Ming-Fu Li, S.J. Lee, M.B. Yu, C. Shen, Yee-Chia Yeo,“NMOS compatible work function of TaN metal gate with erbium-oxide-doped hafnium oxide gate dielectric”IEEE Electron Device Letters, vol.28, no. 10, 2007.
[12] Y.C. Chang, H.C. Chiu, Y.J. Lee, M.L. Huang, K.Y. Lee, M. Hong, Y.N. Chiu, J. Kwo, Y.H. Wang, “Structural and electrical characteristics of atomic layer deposited high k HfO2 on GaN” Applied Physics Letters, 90, 232904, 2007.
[13] R. Stoklas, K. Cico, D. Gregusova, J. Novak, P. Kordos,“Preparation and properties of AlGaN/GaN MOSHFETs with MOCVD Al2O3 as gate oxide”IEEE, 2006.
[14] S.L. You, C.C. Huang, C.J. Wang, H.C.Ho, J. Kwo, W.C. Lee, K.Y. Lee, Y.D. Wu, Y.J. Lee, M. Hong, “Inelastic electron tunneling spectroscopy study of metal-oxide-semiconductor diodes based on high-k gate dielectrics” Applied Physics Letters, 92, 012113, 2008.
[15] J.F. Zheng, W. Tsai, T.D. Lin, Y.J. Lee, C.P. Chen, M. Hong, J. Kwo, S. Cui, T.P. Ma, ”Ga2O3(Gd2O3)/Si3N4 dual-layer gate dielectric for InGaAs enhancement mode metal-oxide-semiconductor field effect transistor with channel inversion” Applied Physics Letters, 91, 223502, 2007.
[16] F. Ren, J. M. Kuo, M. Hong, W. S. Hobson, J. R. Lothian, J. Lin, H. S. Tsai,
J. P. Mannaerts, J. Kwo, S. N. G. Chu, Y. K. Chen, and A. Y. Cho,” Ga2O3(Gd2O3)/InGaAsEnhancement-Mode n-Channel MOSFET’s” IEEE Electron Device Letters, vol. 19, no. 8, 1998.
[17] C.P. Chen, T.D. Lin, Y.C. Chang, M. Hong, J. Kwo, “Self-aligned inversion N-channel In0.2Ga0.8As/GaAs MOSFET with TiN gate and Ga2O3(Gd2O3) dielectric” ISDRS, 2007.
[18] S.K. Kim, W.D. Kim, K.M. Kim, Cheol Seong Hwang, Jaehack Jeong,“High dielectric constant TiO2 thin films on Ru electrode grown at 250oC by atomic layer deposition”Applied Physics Letters, vol. 85, no.18, 2004.
[19] Y.Q. Wu, T. Shen, P.D. Ye, G.D. Wilk,“Photo-assisted capacitance-voltage charaterization of high-quality atomic-layer-deposited Al2O3/GaN MOS structures”Applied Physics Letters, 90, 143504, 2007.
[20] Y.C. Chang, M.L. Huang, Y.J. Lee, K.Y. Lee, T.D. Lin, M. Hong, J. Kwo, C.C. Liao, K.Y. Cheng, T.S. Lay,“InGaAs n-MOS devices integrated using ALD-HfO2/metal gate without surface cleaning and interfacial layer passivation” ISDRS, 2007.
[21] J.J. Chen, ”The Fabrication and Study of GaAs MOSFET Using Rare-Earth Oxide as Gate Dielectrics”Chung Yuan Christian Universlty, 2002.
[22] http://www.crosslight.com/index.html
[23]http://www.crosslight.com/Product_Overview/prod_overv.html#APSYS
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊