(3.238.98.214) 您好!臺灣時間:2021/05/08 12:29
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:盤舒文
研究生(外文):Shu-wen Pan
論文名稱:以FPGA設計可調變光衰減器之控制電路
論文名稱(外文):FPGA Design to an Variable Optical Attenuator Control Circuit
指導教授:翁萬德陳永和陳永和引用關係
指導教授(外文):Wan-De WengYeong-Her Chen
學位類別:碩士
校院名稱:國立雲林科技大學
系所名稱:通訊工程研究所碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2009
畢業學年度:97
語文別:中文
論文頁數:60
中文關鍵詞:可調變光衰減器元件可程式邏輯閘陣列高密度波長多工器波長多工器光放大器光通訊系統
外文關鍵詞:Field Programmable Gate Array(FPGA)Variable Optical Attenuator(VOA)Optical CommunicationDense Wavelength Division Multiplexer(DWDM)Wavelength Division Multiplexer(WDM)Optical Amplifier
相關次數:
  • 被引用被引用:3
  • 點閱點閱:195
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文將以元件可程式邏輯閘陣列(Field Programmable Gate Array;FPGA)取代8051單晶片微處理機,應用於可調式光衰減器(Variable Optical Attenuator;VOA),其中類比電路方面設計光電轉換、類比數位轉換器(Analog to Digital Converter;ADC)、數位類比轉換器(Digital to Analog Converter;DAC)、VOA驅動與穩壓電路;數位訊號處理方面則使用FPGA開發板Max Ⅱ Starter Kit與ALTERA軟體Quartus Ⅱ7.0來做程式設計、系統模擬與燒錄,其中主體架構細分為輸入/比較電路、微調電路、預設輸出值選擇電路、判斷值選擇電路、輸出緩衝電路與時脈產生電路組成。
此系統使用時脈為512 kHz。當系統只使用FPGA微調電路時,其衰減率由3 dB變化至10 dB及10 dB變化至3 dB,系統轉換時間分別為2.25 ms與2.4 ms。當系統使用FPGA微調電路與衰減倍數預估法後,其衰減率由3 dB變化至10 dB及10 dB變化至3 dB,系統轉換時間分別為0.65 ms與0.95 ms。故衰減倍數預估方法能有效提昇系統反應速度。此外系統不會因衰減值差異過大而延長轉換時間,其衰減率由0 dB變化至19.87 dB(衰減值為97倍)及19.87 dB變化至0 dB,系統轉換時間分別為0.5 ms與0.76 ms,此轉換時間與衰減率由3 dB變化至10 dB及10 dB變化至3 dB相近。故衰減倍數預估法能有效縮短系統轉換時間,而且衰減率變化不會影響轉換時間。
The dissertation uses the FPGA (Field Programmable Gate Array) to replace the 8051 (single-chip microprocessor) in the VOA (Variable Optical Attenuator) applications. In the whole system, the analog circuit includes the O/E (optical to electro) conversion, the ADC (Analog to Digital Converter), the DAC (Digital to Analog Converter), the VOA driver, and rectifier circuits, and the digital circuits are designed on FPGA development board: the Max II Starter Kit and use the ALTERA Quartus Ⅱ 7.0 software to design, simulation, and burn. The digital circuits is divided into the input/compare circuit, the fine tune circuit, the default output value select circuit, the output buffer circuit, and the system clock generator circuit.
In the system, the sampling rate is 512 kHz. When only use the fine tune circuit, the attenuation rates are changed from 3 dB to 10 dB and from 10 dB to 3 dB the transition times are 2.25 ms and 2.4 ms, respectively. When the default output value select circuit is used, the attenuation rates are changed from 3 dB to 10 dB and from 10 dB to 3 dB the transition times are 0.65 ms and 0.95 ms, respectively. The default output value select circuit can effectively reduce the transition times. When the default output value select circuit is used, too, the attenuation rates are changed from 0 dB to 19.87 dB(attenuation rate is 97)and 19.87 dB and 0 dB, the transition times are 0.5 ms and 0.76 ms, respectively, when un-use and use the default output value select circuit, respectively. The transition times are similar to the attenuation rates are changed from 3 dB to 10 dB and from 10 dB to 3 dB. Therefore, the transition times are independent on the changing of the attenuation rates when use the default output value select circuit.
目錄
摘要 I
Abstract II
致謝 IV
目錄 V
圖目錄 VI
表目錄 IX
表目錄 IX
第一章 緒論 1
1.1 研究背景 1
1.2 研究動機 2
1.3 VOA電路製作流程圖 4
第二章 可調式光衰減器(VOA) 6
2.1 可調式光衰減器原理 6
2.2 可調式光衰減器技術 7
2.3 可調式光衰減器應用 10
第三章 元件可程式邏輯閘陣列(FPGA) 14
3.1 FPGA簡介 14
3.2 FPGA工作原理 16
3.3 FPGA應用 17
第四章 以FPGA設計可調式光衰減器之控制電路 21
4.1 電路架構 21
4.2 類比電路設計 22
4.3 數位電路設計 28
第五章 電路實作結果 35
5.1 未使用衰減倍數預估方法 36
5.2 使用衰減倍數預估方法 39
第六章 結論 47
參考文獻 48
參考文獻
[1]“PON and Active Ethernet FTTH Deployments,” ABI Research.
[2]“PON market up 25% in 3Q as operators seek to max subscriber revenue, lower opex,” Marketwire, Dec. 2008.
[3]“PON equipment sales up 3%, Ethernet FTTH up 9% in 2Q07,” Marketwire, Oct. 2007.
[4]邱玟瑾,“瞄準Triple Play商機-光纖到府超寬頻熱潮延燒全球”, DigiTimes Research,2007年2月。
[5]林泰宇,“網通產業07年展望”, 康和證券-雙週刊,2007年5月。
[6]江學士,清華大學微機電所碩士論文,“利用5V驅動電壓旋轉式梳狀致動器之可調變式光衰減器”,94年6月。
[7]MEMS Investor Journal, Apr. 2007.
http://www.memsinvestorjournal.com/2007/04/moems_history_c.html
[8]Lightwave Europe, Jun. 2002.
http://lw.pennnet.com/display_article/147345/63/ARTCL/none/none/product-
focus:-MEMS-components/
[9]Cheng-Kuo Lee and Ruey-Shing Huang, “Advances in MEMS Based Planar VOA,” Journal of Semiconductor Technology And Science, Vol.7, no.3, pp. 183-195, Sep. 2007.
[10]蘇曰義,陳炳儒,許鎮鵬,郭武政,陳明鴻,“調整光功率衰減 解說高技術層次之可調式光衰減器”,新通訊元件雜誌,第52期,Jun. 2005。
[11]蔡明霖,清華大學動力機械工程學系博士論文,“利用<111>晶片製造之新型光訊衰減器”,博士論文,93年7月。
[12]陳鴻仁,“可調式光衰減器(VOA)在光通訊中的廣泛應用”, 光連雙月刊,第37期,2002年1月。
[13]Cheng-Kuo Lee, “MOEMS Variable Optical Attenuator With Improved Dynamic Characteristics Based on Robust Design,” IEEE Photonics Technology Letters, Vol.18, no.6, pp. 773-775, Mar. 2006.
[14]Cheng-Kuo Lee, “A MEMS VOA Using Electrothermal Actuators,” Journal of Lightwave Technology, Vol.25, no.2, pp. 490-498, Feb. 2007.
[15]葉健新,臺灣海洋大學電機工程學系碩士論文,“結合FPGA與單晶片之控制平台應用於機器狗運動控制之設計與實現”,96年6月。
[16]林宗輝,“FPGA的架構演進與發展歷史 具備取代現有邏輯運算架構潛力的半導體技術”,ET電子技術,第270期,Sep. 2008。
[17]劉嘉政,逢甲大學資訊工程研究所碩士論文,“利用FPGA的部分可重組技術支援影像處理之研究”, 96年2月。
[18]陳智豐,臺灣科技大學機械工程學系碩士論文,“EPP介面在FPGA的應用”,92年。
[19]Tom Hill,“挾FPGA低成本/功耗優勢DSP設計延伸至異質化平台”,新電子科技雜誌,第260期,Nov. 2007。
[20]林宗輝,“FPGA的技術與應用高速訊號處理將是未來的主戰場”,ET電子技術,第270期,Sep. 2008。
[21]Tomoo Inoue, Satoshi Miyazaki and Hideo Fujwara, “Universal Fault Diagnosis for Lookup Table FPGAs,” IEEE Design & Test of Computers , pp. 39-44, Jan.-Mar. 1998.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔