(3.238.96.184) 您好!臺灣時間:2021/05/08 04:42
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:陳克敏
研究生(外文):KE-MIN CHEN
論文名稱:積體電路設計專案風險管理研究
論文名稱(外文):Research of Integrated Circuit DesignProject risk ManagementResearch of Integrated Circuit Design Project risk Management
指導教授:許能傑許能傑引用關係
指導教授(外文):Neng-Jye Hsu
學位類別:碩士
校院名稱:中華技術學院
系所名稱:電子工程研究所碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2010
畢業學年度:98
語文別:中文
論文頁數:54
中文關鍵詞:積體電路設計風險管理風險對策風險識別
相關次數:
  • 被引用被引用:2
  • 點閱點閱:319
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:61
  • 收藏至我的研究室書目清單書目收藏:0
積體電路(Integrated Circuit,以下簡稱 IC)產業是一個十分重要產業,它的發展規模和技術水準是衡量一個國家和地區發展能力的重要標誌。目前, IC 產業的產業鏈主要分為設計業、製造業、封裝測試業和設備材料業等幾個環節。相比較而言,處於產業鏈上游的設計業,對於臺灣的 IC 產業發展具有更加重要的意義。文中將 IC 設計專案作為風險管理研究物件。
文中在對 IC 設計流程進行全面瞭解和研究的基礎上, 分析了 IC 設計專案獨有的特點,認識到一個成功的 IC 設計專案都必須經過產品規劃、設計、製造與封裝測試、上市銷售等幾個階段的共同努力才能最終完成。IC 設計專案每一個階段都可能面臨著巨大的風險,有些甚至是毀滅性的,如製造週期過長,智產權問題等,因此 IC 設計專案風險管理異常重要。通過已有 IC 設計調查報告和專家頭腦風暴法來識別風險因素並確定其相互間的邏輯關係,結合 IC 設計專案自身的特點,選擇了模糊層次分析法作為IC 設計專案風險評估方法,得到了相關風險排序,並分析了絕大多數的風險因素並給出了其風險應對措施。
文章對IC設計專案進行了全過程,全方位的研究,構建了IC設計專案風險評價指標體系,為實施 IC 設計專案風險管理提供了全面科學的依據,為 IC 設計公司有效地進行 IC 設計專案,分清專案中風險的主次關係,從而進行有效的分類管理提供了一個具體可行的操作體系。同時,文章提出了IC設計專案風險應對管理系統建議,為 IC 設計公司建立有效的風險管理系統提供了參考。
摘要...............................i
第一章 緒論...........................1
第一節 集成設計專案風險管理的目的及意義.............1
第二節 集成設計專案風險管理...................3
第三節 集成設計專案風險管理的研究內容..............4
第二章 積體電路設計專案風險管理體系..............5
第一節 專案管理基本理論及知識體系..............5
壹、專案及專案管理的概念...............5
貳、專案管理的特點..................5
參、專案管理的涉及領域................6
第二節 專案風險的基本概念....................10
壹、專案風險的定義..................10
貳、 專案風險分類...................12
第三節 積體電路設計風險管理.................13
壹、 IC設計專案的特點.................13
貳、 IC設計專案風險管理的特點.............14
第四節 積體電路設計風險管理過程分析...............15
壹、風險管理總計畫..................15
貳、風險評估......................16
參、風險應對.....................18
第三章 積體電路設計專案風險管理實證研究............19
第一節 專案風險評估方法綜述...................19
壹、調查和專家打分法.................19
貳、蒙特卡羅法.....................20
參、層次分析法.....................20
第二節 積體電路設計風險評估方法的確定...............21
第三節 層次分析法設計分析.....................22
第四節 積體電路設計專案風險識別..................24
壹、應用專家頭腦風暴法識別風險的過程.........24
貳、風險識別結果....................24
第四章 積體電路設計專案風險對策..................31
第一節 失誤風險對策.......................31
壹、有效的融資能力評估................31
貳、 有效的研發能力評估................32
第二節 管理風險對策.......................34
壹、 研發人員的流動風險應對.............34
貳、研發團隊內部溝通不暢風險應對...........37
第三節 費用風險對策.......................39
壹、IP 費用風險應對..................39
貳、EDA 費用風險應對.................40
參、光罩費用風險應對.................41
第四節 交貨週期對策.......................42
第五節 其他風險對策.......................43
壹、市場需求判斷失誤風險應對.............43
貳、其他環境風險應對.................43
參、其他技術風險應對.................44
肆、市場開拓風險應對.................44
第五章 積體電路設計專案風險對策管理系統.............46
第一節 積體電路設計風險預警系統.................46
壹、預警資訊系統.....................46
貳、預警指標體系.....................47
參、預測系統......................47
肆、預控對策系統....................47
第二節 積體電路設計風險管理系統設計................47
壹、 專案組織結構簡介..................48
貳、 IC 設計專案組織結構的確定..............49
參、 IC 設計專案風險管理組織結構的確定..........50
第六章 結論...........................51
第一節 研究結論.........................51
第二節 進一步研究的問題.....................52
參考文獻.............................53
[1].何宜家,臺灣IC業發展現況與趨勢,工研院產業知識與經濟服務中心,2003 . 04
[2].呂佳蓉,諮詢電子業資本結算與經營績效關聯性之研究,東吳大學會計學研究所,民國89年
[3].李龍堯,職業安全衛生管理系統與環境管理系統整合需求之探討,臺北大學資源管理研究所碩士論文,2001 .06
[4].葉宗道,全球IC設計市場趨勢掃描,新電子科技雜誌,民國92年,205期.
[5].賴錦如,我國IC設計業熱門產品發展動向,IT IS產業報告書,民國92年
[6].謝明宏、除俊動、姚嘉文, 半導體製造過程風險評估實現——以 WJ 1 000J機台為例,工安科技期刊,2003 . 09
[7].謝明宏、姚嘉文、除俊動,半導體業SHE風險評估技術,2002年工業安全衛生技術研討文集,2002 .10
[8].Ann McFadyen. Survival and the introduction of new technology: A patent analysis in the integrated circuit industry [J]. Journal of Engineering and Technology Management, 2006 .8
[9].A Guide to the Project Management Body of Knowledge (PMBOK Guide).2000 Edition.
[10].B.Boehm. Tutorial:Software Risk Management. IEEE Computer Society. 1989
[11].Donald Gerwin. Buyer-vendor relations for components: The extreme example of custom integrated circuits [J]. Research Policy, 2006, 3
[12]. G. Gordon Schulmeyer. Handbook of software Quality Assurance [M] Pearson Education Inc,.2000.
[13].Jonathan. Framework development of an engineering chain management system for the semiconductor industry[J]. Industrial Informatics, 2005
[14].McConnell.S,Rapid Development: Timing Wild Software Schedules[M]. USA: Microsoft Press,2002.
[15].Palle Birk, Zoran Zvonar. New Challenges for Integrated Circuit Solutions [J]. Wireless Personal Communications, 2001
[16].Prazic. A “low-risk” design approach to silicon integrated circuits[J].Journal of Science and Technology,1982
[17].Preston G. Smith. Managing Risk as Product Development Schedules Shrink[J]. Research Technology Management, 1999, 9
[18].Saaty T.L.A ratio scale meric and compatibility of ratio scales: on the possibility of Arrow’s-impossibility theorem [J].Applied Mathematical letters, 1994, 8
[19].Shuai Jia-Jane,Tzeng Gwo-Hshiung. The multi-source fabless-foundry partnership selection model [J]. International Journal of Manufacturing Technology and Management, 2004
[20].Stefan H. Thomke. The role of flexibility in the development of new products: An empirical study [J]. Research Policy, 1996, 11
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔