(3.236.222.124) 您好!臺灣時間:2021/05/13 02:55
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:梁舒琄
研究生(外文):LIANG,SHU CHUAN
論文名稱:不同設計方法下對晶片效能影響之比較
論文名稱(外文):The comparison of the impacts of various design strategies on chip performance
指導教授:許能傑許能傑引用關係
指導教授(外文):Neng-Jye Hsu
學位類別:碩士
校院名稱:中華技術學院
系所名稱:電子工程研究所碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2010
畢業學年度:98
語文別:中文
論文頁數:67
中文關鍵詞:VLSIJPEG2000離散小波轉換
外文關鍵詞:VLSIJPEG2000Discrete Wavelets Transform
相關次數:
  • 被引用被引用:2
  • 點閱點閱:173
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:17
  • 收藏至我的研究室書目清單書目收藏:0
在VLSI晶片設計中完全量身訂製(full-custom)的設計方法是完全依照不同的特殊需求及應用來完成。而特定應用積體電路(application-specific integrated circuit, ASIC)是以標準數位邏輯構造來呈現系統設計功能並輔以廣泛的CAD工具來加以設計的。
在JPEG2000(Joint Photographic Experts Group)影像壓縮標準中,採用了1987 年時,Mallat所提出的離散小波轉換(discrete wavelets transform)的演算法方式為基礎,因其具有含多級解析、高效率及高品質的壓縮功能,同時不影響訊號特性等各項優點。本文以離散小波轉換(discrete wavelets transform)為例,比較在不同設計方法設計與佈局下,對電路效能的影響。
The method of full-custom design on the chip of VLSI is completed in accordance with the different special needs and applications. The application-specific integrated circuit, ASIC, is based on a standard digital logic structure to display the system design capabilities, and is designed upon the widespread CAD tools.
The standard image compression, JPEG (Joint Photographic Experts Group) 2000, has adopted the algorithm of the discrete wavelets transform that was proposed by Mallat in 1987. The algorithm contains the multi-level analysis and the compression functions of the high efficiency and quality; at that same time, it will not affect the signal characteristics and so on. The thesis, as example of discrete wavelets transform, compares the effect of variable layout and design on circuit performance.
Abstract i
摘要 ii
表目錄 v
圖目錄 vi
第一章 緒論 1
第一節 研究動機 1
第二節 研究背景 2
第三節 各章節結構 3
第二章 離散小波轉換 4
第一節 前言 4
第二節 傳統式離散小波轉換 5
第三節 上提式離散小波轉換 7
壹、 上提式基本架構 8
貳、 上提式(5,3)小波係數架構 10
第三章 IC設計流程 15
第一節 產品流程 15
第二節 設計流程 17
第三節 數位設計流程 19
壹、 位設計流程說明如下 20
第四節 類比設計流程 24
壹、 比設計部分說明如下 25
第五節 混合式模組設計流程 27
第四章 離散小波轉換電路之佈局 30
第一節 基本電路架構 30
第二節 離散小波轉換電路之佈局與模擬結果 35
壹、 算盤式加法器電路架構與模擬結果 35
貳、 MUX控制模組 43
參、 暫存器電路架構與模擬結果 55
肆、 電路圖模擬結果 60
第五章 結論 64
參考文獻 65
[1]李俊霣「類比CMOS積體電路設計」 Behzad Razavi McGraw-Hill 2002,6
[2]羅正鐘、張鼎張 「半導體製程技術導論」” introduction to Semicondutor
Manufacturing Technology Hong Xiao 2002,8(2)
[3]國家晶片系統設計中心(CIC)訓練課程Verilog-HDL 設計 Xilinx FPGA,
設計流程課程參考。
[4]國家晶片系統設計中心(CIC)”Workshop on Fully Layout Technology MIXED
SIGNAL IC LAYOUT NOVATEK Layout Engineering Department” Johnson
Liu 2002 / 03 / 23課程參考。
[5]陳伯奇教授主講-財團法人自強工業科學基金會96年度通訊電子人才培訓
計畫講義【96S087 CMOS類比積體電路佈局原理與技術96/4/27】
[6]陳伯奇教授主講-財團法人自強工業科學基金會95年度通訊電子人才培訓
計畫講義【95S071 類比混合積體電路設計95/3/2】
[7]張宜恆 「上提式離散小波硬體設計」。南台科技大學電子工程研究所碩士論
文。民國92年6月。
[8]鄭家賢「高效能上提式離散小波轉換硬體架構之設計與實現」。南台科技大
學電子工程研究所碩士論文。民國91年6月。
[9]陳雍岱。「餘數系統之JPEG2000上提式離散小波順/逆像轉換硬體架構設計
與VLSI 實現」。雲林科技大學電子與資訊工程研究所碩士論文。民國92年。
[10]陳央霖。「一維多階可調離散小波轉換之積體電路設計」。中華技術學院電子
工程研究所碩士論文。民國98年。
[11]Aan Hstings,“The Art of analong layout,” 2001 by prentice hall upper saddle river, NJ07458”
[12]K. G. Oweiss, “A systems approach for data compression and latency reduction
in cortically controlled brain machine interfaces,” IEEE Tran. on Biomed. Eng.,vol. 53, no. 7, pp. 1364-1377, 2006。
[13]Kamboh,A.M ; Raetz, M ; Mason,A ; Oweiss, K,
“Area-Power Efficient Lifting-Based DWT Hardware for Implantable Neuroprosthetics”, Circuits and Systems, Symposium on Volume , Issue , pp。2371–2374, 27-30 May 2007
[14]Kamboh , A.M.Raetz, M.Oweiss, K.G. Mason, A. “Area-Power Efficient VLSI Implementation of Multichannel DWT for Data Compression in Implantable Neuroprosthetics” Biomedical Circuits and Systems, IEEE Transactions on Volume 1, Issue 2, pp.128 – 135, June 2007
[15]W. Sweldens, “The lifting scheme: A construction of second-generation wavelets,” SIAM J. Mathematical Analysis, vol. 29, no.2, pp. 511–46, 1997.
[16]Stephane G. Mallat, “Multifrequency Channel Decompositions of Images and Wavelet Models,” IEEE Trans.on Acoustics, Speech, Signal Processing, 1989.
[17]W. Sweldens, “The lifting scheme: A construction of second-generation wavelets,” SIAM J. Mathematical Analysis, vol. 29, no.2, pp. 511–46, 1997.
[18]Aroutchelvame S.M. , K. Raahemifar, “AN EFFICIENT ARCHITECTURE FOR LIFTING-BASED FORWARD AND INVERSE DISCRETE WAVELET TRANSFORM,” Multimedia and Expo, 2005. ICME 2005. IEEE International Conference on, pp. 816 – 819, 2005.
[19]C. Sidney Burrus, Ramesh A. Gopinath, Haitao Guo. ”Introduction to Wavelets and Wavelet Transforms A Primer,” Prentice Hall, 1998.
[20]Jer-Min Jou,Yeu-Horng Shiau,Chin-Chi Liu, “EFFICIENT VLSI ARCHITECTURES FOR THE BIORTHOGONAL WAVELET TRANSFORM BY FILTER BANK AND LIFTING SCHEME,” Circuits and Systems, IEEE International Symposium on, vol. 2, pp. 529-532, 2001.
[21]P. Y. Chen, “VLSI implementation for one-dimensional multilevel lifting-based wavelet transform,” IEEE Trans.on Computers, vol.53, no.4, pp.386-398, April 2004.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔