跳到主要內容

臺灣博碩士論文加值系統

(44.201.97.224) 您好!臺灣時間:2024/04/14 18:04
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:章育豪
研究生(外文):Yu-Hao Chang
論文名稱:低溫微波退火技術的非晶矽薄膜研究
論文名稱(外文):A Study of Amorphous Silicon Thin Films by Low Temperature Microwave Anneal Technology
指導教授:李耀仁萬裕民萬裕民引用關係
指導教授(外文):Yao-Jen LeeYue-Min Wan
學位類別:碩士
校院名稱:義守大學
系所名稱:電子工程學系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2011
畢業學年度:99
語文別:中文
論文頁數:103
中文關鍵詞:微波退火低溫非晶矽薄膜電晶體非晶矽薄膜特性活化
外文關鍵詞:Activation Of Amorphous Silicon Thin Film PropertiesLow Temperature Amorphous Silicon Thin Film TransistorsMicrowave Annealing
相關次數:
  • 被引用被引用:0
  • 點閱點閱:724
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文的主旨在研究非晶矽薄膜的低溫微波退火。實驗分為二大部份,第一部份我們先針對各種非晶矽薄膜的特性活化方式作探討;第二部份則於晶圓上製作出低溫活化的非晶矽薄膜電晶體。
首先在活化非晶矽薄膜的研究方面,我們嘗試使用國家奈米元件實驗室(NDL)的微波退火系統進行活化實驗。此乃新一代的製程設備,目前也是全國唯一僅有的新設備。我們用它進行活化低溫非晶矽薄膜的研究,並詳細記錄薄膜不同活化方式變化情形,再將其和傳統退火系統(RTA)(爐管)於薄膜特性活化的結果作比較。我們發現微波退火可以在較低的製程溫度下對非晶矽薄膜達到非常優秀的活化效果。
第二部份的研究,我們嘗試使用第一部份做出的金屬矽化物(Silicide)條件於晶圓上製作低溫非晶矽薄膜電晶體,來觀察薄膜特性與電晶體效能。在這部份實驗中,我們利用X-ray繞射儀(XRD)、n&k光譜儀、四點探針等設備來進行薄膜的特性分析,並於整個非晶矽薄膜電晶體完成後,使用I-V量測系統進行量測及分析。目前我們已成功製作出低溫退火的非晶矽薄膜電晶體。
The main purpose of this paper the low temperature amorphous silicon thin film microwave annealing. Experiment was divided into two major parts, the first part, we first amorphous silicon thin film properties for a variety of activation methods for the study; second part of the wafer to produce low-temperature activation of the amorphous silicon thin film transistor.
First, activation of amorphous silicon thin films, we try to use the National Nano Device Laboratories (NDL) of the microwave annealing system activation experiments. This is a new generation of process equipment, is currently the only new equipment. We use it to activate low-temperature amorphous silicon thin film, and detailed record of the variations of thin films of different activation methods, and then the traditional annealing system (RTA) (furnace) the result of activation of the thin film properties for comparison. We found that microwave annealing process at low temperature amorphous silicon thin film on the activation of very good results.
The second part of this study, we try to make the first part of the conditions in the wafer production Silicide Si TFTs at low temperature, to observe the performance of thin film transistor characteristics. In this part of the experiment, we use X-ray diffraction (XRD), n & k, four-point probe and other equipment for thin film characterization, and in the amorphous silicon thin film transistor is completed, the amount of use of IV Measurement and analysis of the measurement system. We have successfully produced a low temperature annealing of amorphous silicon thin film transistor.
誌謝ii
中文摘要iv
英文摘要vi
目錄viii
表目錄xii
圖目錄xiii
第一章 緒論1
1.1 前言1
1.2 論文動機3
1.3 文獻回顧5
1.3.1 製程技術簡介5
1.3.2 低溫多晶矽薄膜電晶體6
1.3.3 多晶矽薄膜電晶體特性10
1.3.4 微波效應11
1.3.5 金屬矽化物(Silicide)的實際應用 13
1.4 本文架構15
第二章 非晶矽薄膜實驗製程22
2.1 實驗動機22
2.1.1 金屬誘發結晶(Metal-Induce Crystallization)22
2.1.2 金屬矽化物(Silicide)22
2.2 實驗流程23
2.2.1 金屬誘發結晶(Metal-Induce Crystallization)23
2.2.2 Silicide(金屬矽化物)24
2.3 實驗儀器設備概述25
2.3.1 HDP-CVD高密度電漿化學氣相沈積系統25
2.3.2 E-gun電子束蒸鍍系統25
2.3.3 微波退火系統25
2.3.4 RTA快速熱退火系統27
2.3.5 n&k薄膜測厚儀27
2.4 NH3電漿預處理28
2.5 結果與討論29
2.5.1 四點探針量測系統29
2.5.2 X-ray繞射儀(XRD)33
2.5.3 AES(Auger Electron Spectroscopy)36
2.5.4 NH3電漿預處理38
2.6 結論39
第三章 元件製程56
3.1 實驗方法56
3.1.1 實驗動機56
3.1.2 實驗流程56
3.2 元件性能58
3.2.1 ID-VG轉移曲線58
3.2.2 ID-VD輸出曲線60
3.3 結果與討論62
3.3.1 四點探針值62
3.3.2 ID-VG圖63
3.3.3 ID-VD圖64
3.4 結論66
第四章 全文結論及未來展望77
4.1 全文結論77
4.2 未來展望77
附件A 元件製作流程表78
附件B 晶圓清洗製程81
附件C 沉積製程83
附件D SEM設備規格84
參考文獻85
表目錄
第二章 非晶矽薄膜實驗製程
表 2-1:HDP-CVD非晶矽薄膜MIC活化方式條件表40
表 2-2:E-gun非晶矽薄膜MIC活化方式條件表40
表 2-3:LP-CVD非晶矽薄膜MIC 活化方式條件表40
表 2-4:非晶矽薄膜MIC良好活化條件形成Poly比較表41
表 2-5:HDP-CVD非晶矽薄膜活化Silicide方式條件表41
表 2-6:E-gun非晶矽薄膜活化Silicide方式條件表41
表 2-7:LP-CVD非晶矽薄膜活化Silicide方式條件表42
表 2-8:NH3電漿預處理非晶矽薄膜活化Silicide方式條件42
第三章 元件製程
表 3-1: 各元件的四點探針表67
圖目錄
第一章 緒論
圖 1-1 最早的薄膜電晶體16
圖 1-2 共面型(coplanar type)多晶矽薄膜電晶體16
圖 1-3 交錯型(staggered type)多晶矽薄膜電晶體17
圖 1-4 反轉交錯型(inverted staggered type)多晶矽薄膜電晶體17
圖 1-5 連接式的橢圓型雷射退火18
圖 1-6 控制其晶胞以及晶胞面的正確位置18
圖 1-7 自我佈值法製程示意圖19
圖 1-8 自我佈值法晶胞退火前及退火後的示意圖19
圖 1-9 Si 與NiSi2 的晶體結構20
圖 1-10 Ni-Si 間反應自由能圖20
圖 1-11 普通的加熱方式,加熱受到熱擴散和表面溫度所限制21
圖 1-12 微波加熱方式,直接對全部產生轉動較均勻21
第二章 非晶矽薄膜實驗製程
圖 2-1、非晶矽薄膜微波退火活化實驗流程圖43
圖 2-2、HDP-CVD高密度化學氣相沈積系統43
圖 2-3、HDP-CVD的腔體結構44
圖 2-4、E-gun電子束蒸鍍系統44
圖 2-5、微波退火系統45
圖 2-6、(a)RTA 退火活化機制、(b)微波退火活化機制45
圖 2-7、RTA快速熱退火系統46
圖 2-8、n&k薄膜測厚儀46
圖 2-9、低溫微波與傳統高溫退火溫度比較圖47
圖 2-10、四點探針量測圖47
圖 2-11、四點探針量測系統48
圖 2-12、X-ray繞射儀(XRD)48
圖 2-13、MIC製程HDP非晶矽薄膜XRD圖49
圖 2-14、MIC製程E-gun非晶矽薄膜XRD圖49
圖 2-15、MIC製程LP非晶矽薄膜XRD圖50
圖 2-16、MIC製程較優非晶矽薄膜XRD圖50
圖 2-17、Silicide製程HDP非晶矽薄膜XRD圖51
圖 2-18、Silicide製程LP非晶矽薄膜XRD圖51
圖 2-19、Silicide製程較優非晶矽薄膜XRD圖52
圖 2-20、AES(Auger Electron Spectroscopy)52
圖 2-21、MIC製程C2之AES圖53
圖 2-22、MIC製程N4之AES圖53
圖 2-23、MIC製程N5之AES圖54
圖 2-24、Silicide製程S7之AES圖54
圖 2-25、Silicide製程S6之AES圖55
圖 2-26、Silicide製程S3之AES圖55
第三章 元件製程
圖 3-1、TFT 元件完成示意圖68
圖 3-2 Id-Vg-NiSiMW 68
圖 3-3 Id-Vg-NiSiRTA 69
圖 3-4 Id-Vg-10kevMW 69
圖 3-5 Id-Vg-10kevRTA 70
圖 3-6 Id-Vg-15kevMW 70
圖 3-7 Id-Vg-15kevRTA 71
圖 3-8 Id-Vg-同W/L=10/0.6製程比較圖71
圖 3-9 Id-Vg-同W/L=10/5製程比較圖72
圖 3-10 Id-Vd-NiSiMW 72
圖 3-11 Id-Vd-NiSiRTA 73
圖 3-12 Id-Vd-10kevMW 73
圖 3-13 Id-Vd-10kevRTA 74
圖 3-14 Id-Vd-15kevMW 74
圖 3-15 Id-Vd-15kevRTA 75
圖 3-16 Id-Vd-同W/L=10/0.6製程比較圖75
圖 3-17 Id-Vd-同W/L=10/5製程比較圖76
中文部份
[1]賴瓊惠、李耀仁、陳忠慶、張惪舜,Fabrication of Nickel Nanocrystals
[2]羅正忠、張鼎張,半導體製程技術導論,學銘出版社 (2007)
[3]E-gun電子束蒸鍍系統標準作業程序手冊,國家奈米元件實驗室
[4]HDP-CVD高密度化學氣相沈積系統操作手冊,國家奈米元件實驗室
[5]X光繞射儀(XRD)儀器簡介手冊,國家奈米元件實驗室
英文部份
[1]A. Hayzelden , J.L. Batstone, J. Appl. Phys. Vol. 73,
[2]A.E. Islam, G. Gupta, S. Mahapatra, A.T. Krishnan, K. Ahmed, F. Nouri, A. Oates, and M.A. Alam, “Gate Leakage vs. NBTI in Plasma Nitrided Oxides: Characterization, Physical Principles, and Optimization”, International Electron Devices Meeting, Session 12, Program 4, 2006. 60
[3]A.WEI Wu, Warren B. Jackson, Tiao-Yuan Huang, Alan G. Lewis,” Mechanism of Device Degradation in n- and p-Channel Polysilicon TFT’ s by Electrical Stressing”, IEEE Electron Device Lett., vol. 11, no. 4, pp. 167–170, 1990.
[4]Akira Nakamura, Fumiaki Emoto, Eiji Fujii, Atsuya Yamamoto, Yasuhiro Uemoto, Kohji Senda, and Gota Kano, “Analysis of solid phase crystallization in amorphized polycrystalline Si films on quartz substrates, J. Appl. Phys. Vol.66, No.9, pp. 4248-4251, 1989.
[5]C.F. Cheng, T.C. Leung, M.C. Poon, C.W. Kok, IEEE trans Electron Devices,vol.51 No. 12 ,(2004) 2205
[6]Chang Seo Park; Byung Jin Cho, “Dopant-free FUSI PtxSi metal gate for high work function and reduced Fermi-level pinning”, EDL, p.796, 2005
[7]Ching-Lin Fan,Hui-Lung Lai,and Tsung-Hsien Yang“Enhanced Crystallization and Improved Reliability for Low-Temperature-Processed Poly-Si TFTs With NH3-Plasma Pretreatment Before Crystallization,” IEEE ElectronDevice Lett., 27, pp. 576–578,2006.
[8]Eiji Fujil, Kohji Senda, Fumiaki Emoto, Astuya Yamamoto, Akira Nakamura,Yasuhiro Uemoto, and Gota Kano,” A laser-recrystallization technique for silicon-TFT integratedcircuits on quartz substrates and its application to small-sizemonolithic active-matrix LCD''s”, IEEE Trans. Electron Devices, Vol. 37, No. 1, pp. 121-127, 1990.
[9]Eiji Takeda, Cary Yang, and Akemi Miura-Hamada, “Hot-Carrier Effects in MOS Devices”, pp.43-90, 147-172, 1995 by San Diego : Academic Press, c1995.
[10]F.A. Quli and J. Singh, Materials Science and Engineering, vol.B67, (1999)
[11]Gururaj A. Bhat, Zhonghe Jin, Hoi S. Kwok, and Man Wong, “Effects of Longitudinal Grain Boundaries on the Performance of MILC-TFT’s”, IEEE Electron Device Letters, vol. 20, No. 2, pp.97-99, 1999.
[12]Hiroyuki Ohshima and Shinji Morozumi,”future trends for TFT integrated circuits on substrates”, IEDM Tech. Dig., pp. 157-160, 1989.
[13]http://www.arconet.com.tw/ssttpro/tech/tech_1.asp?idxid=119
[14]I.W. Wu, A.Chiang, M. Fuse, L. Ovecoglu, and Y. Y. Huang, ”retardation of nucleation rate for grain size enhancement by deep silicon ion implantation of low-pressure chemical vapor deposited amorphous silicon films”, J. Appl. Phys. Vol.65, No.10, pp. 4036-4039, 1989.
[15]J. Jang, S.Y. Yoon, International Journal of High Electronics and systems, vol. 10, (2000) 13
[16]K. R. Olasupo and M. K. Hatalis, “Leakage Current Mechanism in sub-Micron Polysilicon Thin-Film Transistors”, IEEE Transactions on Electron Devices, vol. 43, No. 8, pp.1218-1223, 1996.
[17]K.-I. Goto, J. Watanabe, T. Sukegawa, A. Fushida, T. Sakuma, T. Sugii, T, “A comparative study of leakage mechanism of Co and Ni salicide processes,” Reliability Physics Symposium Proceedings, pp.363, 1998.
[18]Kaushik Roy, Saibal Mukhopadhyay, and Hamid Mahmoodi-meimand, “Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Submicrometer CMOS Circuits”, Proceedings of the IEEE, vol. 91, No. 2, pp.305-327, 2003.
[19]Kenji Nalazawa and Keiji Tanaka, ”effect of substrate temperature on recrystallization of plasma chemical vapor deposition amorphous silicon films”, J. Appl. Phys. Vol.68, No.3, pp. 1029-1032, 1990.
[20]Kenji Nalazawa, ”recrystallization of amorphous silicon films deposited by low-pressure chemical vapor deposition from Si2H6 gas”, J. Appl. Phys. Vol.69, No.3, pp. 1703-1706, 1991.
[21]Kow Ming Chang, Yuan Hung Chung, and Gin Ming Lin, “Anomalous variations of OFF-State leakage current in poly-si TFT under static stress”, IEEE Electron Device Letters, vol. 23, No. 5, pp.255-257, 2002.
[22]Mark A. Crowder, A. Tolis Voutas, Steven R. Droes, Masao Mpriguchi, and Yasuhiro Mitani, “Sequential Laterial Solidification Processing for Polycrystalline Si TFTs”, IEEE Transactions on Electron Devices, vol. 51, No. 4, pp.560-568, 2004.
[23]Michael Hack, Alan G. Lewis, and I-Wei Wu,” Physical Models for Degradation Effects in Poly silicon Thin-Film Transistors”, IEEE Trans. Electron Devices, Vol. 40, No. 5, pp. 890-897, 1993.
[24]Noriyoshi Yamauchi and Rafael Reif,” Polycrystalline silicon thin films processed with silicon ion implantation and subsequent solid-phase crystallization Theory experiments and thin film transistor applications”, J. Appl. Phys. Vol.75, No.7, pp. 3235-3257, 1994.
[25]OP. K. Weimer, in IRE-AIEE Solid State Device Research Conference, Stanford University, 1961.
[26]P. K. Weimer, Proc. IRE 50, 1462 (1962).
[27]R.S. Wanger, W.C. Ellis, J. Appl. Phys. ,vol. 4, (1964) 89
[28]S. Ogawa, T. Kousaki, T.Youshida and R. Sinclair, J. Appl.Phys.,70(1991) p827
[29]S. Yoon, K.H. Kim, C.O. Kim, J.Y. Oh and J. Jang, J. Appl. Phys., vol. 82, (1997) 5865
[30]S.W. Lee, Y.C. Jeon and S.K. Joo, Appl. Phys. Lett., vol. 66, (1995) 1671
[31]Shunji Seki, Osamu Kogure, and Bunjiro Tsujiyama, “Effects of Grain Crystallization on Trap State Densities at Boundaries in Polycrystalline Silicon”, IEEE Electron Device Lett., vol. 8, no. 8, pp. 368–370, 1987.
[32]Shunji Seki, Osamu Kogure, and bunjiro Tsujiyama, “laser-recrystallized polycrystalline-silicon thin-film transistors with low leakage current and high switching ratio”, IEEE Electron Device Lett., vol. 8, no. 9, pp. 425–427, 1987.
[33]Stanley Wolf, “Silicon Processing For The VLSI ERA, Volume 3: The Submicron MOSFET”, pp. 198-200, 232-247, 1995 by Sunset Beach, Calif. : Lattice Press, c1995.
[34]T. Ohguro et al., Proc. SSDM, p.192 (1993).
[35]T. Ohguro, S. Nakamura, E. Morifuji, M. Ono, T. Yoshitomi, M.Saito, H. S. Momose, Iwai, H. ,“Nitrogen-doped nickel mono-silicide technique for deep submicron CMOS salicide,” in IEDM Tech, Dig., pp. 453 ,1995.
[36]T.Paul Chow,Andrew J. Steckl,IEEE Transacions on Electron Devices ED-30(1983)p1480
[37]Tadashi Serikawa, Seiiti Shirai, Akio Okamoto, and Suyama, “low-temperature fabrication of high-mobility poly-Si TFT’s for large Area LCD’s”, IEEE Trans. Electron Devices, Vol. 36, No. 9, pp. 1929-1933, 1989.
[38]Tien-Fu Chen, Ching-Fa Yeh, and Jen-Chung Lou, “effects of grain boundaries on performance and hot-carrier reliability of excimer-laser annealed polycrystalline silicon thin film transistors”, J. Appl. Phys. Vol.95, No.10, pp. 5788-5794, 2004.
[39]Toshio Mizuki, Junko Shibata Matsuda, Yoshinobu Nakamura, Junkoh Takagi, and Toyonobu Yoshida, " Large Domains of Continuous Grain Silicon on Glass Substrate for High-Performance TFTs " , IEEE Trans. Electron Devices, vol. 51, pp. 204-211, 2004.
[40]Using Microwave Annealing for Nonvolatile Memory Application (2010)
[41]Yao-Jen Lee, Fu-Kuo Hsueh, Shih-Chiang Huang, Jeff M. Kowalski, Jeff E. Kowalski, Alex T.Y. Cheng, Ann Koo, Guang-li Luo, and Ching-Yi Wu,” A Low-Temperature Microwave Anneal Process for Boron-Doped Ultra-Thin Ge Epi-Layer on Si Substrate,” accepted by EDL
電子全文 電子全文(本篇電子全文限研究生所屬學校校內系統及IP範圍內開放)
連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關論文
 
1. 余嬪 (1999)。休閒活動的選擇與規劃。學生輔導。60,20-31。
2. 林月桂 (1991)。台北市立醫療院所護理人員工作滿意度之研究。公共衛生。18(3),262-273。
3. 林一真 (1995)。休閒輔導模式與休閒輔導實務。學生輔導通訊。39,24-31。
4. 林素麗 (1977)。休閒的理論與研究。思與言雙月刊。15(1),27-35。
5. 周佳慧 (2001)。休閒活動與休閒阻礙。中華體育。15(3),144-149。
6. 吳靜吉、潘養源與丁興祥 (1980)。內外控取向與工作滿足及工作績效之關係。國立政治大學學報。41,61-74。
7. 吳文銘 (2001)。休閒教育觀之初探。國教新知。47(3),96-103。
8. 翁萃芳 (2002a)。台灣地區警察人員休閒活動參與及相關因素之分析。中央警察大學警學叢刊,33(3),25-60。
9. 高俊雄 (1995)。休閒利益三因素模式。戶外遊憩研究。8(1),15-28。
10. 高俊雄 (1996b)。休閒概念面面觀。國立體育學院論叢,6(1),69-78。
11. 高俊雄 (1996c)。運動員休閒參與、休閒利益與自覺訓練效果之比較研究。戶外遊憩研究,12(3),43-61。
12. 高俊雄 (2002)。運動休閒產業關聯。國民體育季刊。31(4),13-16。
13. 張坤鄉 (1991)。國中學生休閒活動狀況之調查研究。教育資料文摘,160,129-169。
14. 許士軍 (1977)。工作滿意度、個人特徵與組織氣候-文獻探討與實證研究。國立政治大學學報。35,13-56。
15. 許義雄 (1980)。休閒的意義、內容及其方法。中華民國體育學會體育學報。2,27-29。