臺灣博碩士論文加值系統

本論文完成了40x16雙波段讀取電路之設計。此讀取電路採用了行交錯的讀取方式，採用了TSMC 0.35um 2P4M 5V的製程，中長波段像素電路的佈局面積各為30um x 30um。量測輸入電流設定在10nA~25nA，輸出電壓擺幅為2.1V~3V，像素輸出速率為12MHz，功率消耗為16.2mW。
在像素讀取電路的設計中，利用了電容式轉阻放大器的讀取電路的架構。電容式轉阻放大器擁有較好的抗雜訊功能、增益控制功能、動態範圍大，以及較好的線性度等優點。本論文設計了 20x16 單波段電容式轉阻放大器陣列讀取電路，採用了TSMC 0.35um 2P4M 5V的製程，像素電路的佈局面積為30um x 30um，模擬輸入電流設定在0.01nA~0.2nA，輸出電壓擺幅為0V~2.78V，像素輸出速率為6MHz，功率消耗為10.357mW。另外，以電容式轉阻放大器設計讀取電路適用於P-on-N或N-on-P類型紅外線感測器。像素電路的佈局面積為 30um x 30um，模擬輸入電流設定0.01nA~1nA，輸出電壓擺幅為1.2V~2.8V，各波段像素輸出速率為6MHz，功率消耗為18.258mW。






關鍵字:電容式轉阻放大器、紅外線讀取電路

This thesis had finished 40×16 column interlaced dual-band infrared dual-band infrared focal plane array detectors. It was simulated using TSMC 0.35um Mixed Signal 2P4M CMOS 5V process. The pixel dimensions for two kinds of readout integrated circuits were also 30um×30μm. The test input current was set from 10nA to 25nA and the output swing was 2.1V to 3V, the pixel output rate was 6 MHz. The total power consumption was 16.2mW.
In pixel readout circuit design, we used capacitor transimpedance amplifier (CTIA) readout circuit structure. CTIA is more advanced in noise rejection, gain control, dynamic range, uniformity and linearity. This thesis had designed 20×16 single-band capacitor transimpedance amplifier array readout circuit. It was also simulated using TSMC 0.35um Mixed Signal 2P4M CMOS 5V process. The pixel dimension was 30um×30μm. The simulation input current was set 0.01nA to 0.2nA, and the output swing was 0V to 2.78V. The pixel output rate was 6MHz and the total power consumption was 10.357mW. This thesis had also simulated capacitor transimpedance readout circuit for P-on-N or N-on-P two infrared sensor types. The pixel dimension was 30um×30μm. The input current was set 0.01nA to 1nA, the output swing was 1.2V to 2.8V, the pixel output rate was 6MHz for each wavelength. The total power consumption was 18.258mW. Key Words: CTIA, ROIC

目 錄
致謝
中文摘要 I
英文摘要 II
目錄 III
圖目錄 V
表目錄 VIII
第一章 緒論 1
1.1研究動機 1
1.2文獻回顧 2
1.3論文架構 6
第二章 紅外線感測系統 7
2.1 紅外線感測器簡介 7
2.1.1 紅外線影像感測系統 7
2.1.2 紅外線簡介 8
2.1.3 紅外線感測器 9
2.1.4 雙波段紅外線感測器 10
2.2像素讀取電路架構 11
第三章 紅外線陣列讀取電路設計 16
3.1紅外線陣列讀取電路架構 16
3.2 類比電路架構 17
3.2.1直接注入式像素電路設計 18
3.2.2 直接注入式像素電路之元件偏壓電路設計 21
3.2.3 電容式轉阻放大器像素電路設計 23
3.2.4 行共用讀取電路之ㄧ:電壓位移電路設計 25
3.2.5 行共用讀取電路之二:電壓增益及偏移電壓消除電路設計 27
3.2.6 行共用讀取電路之三:行取樣及選擇電路設計 30
3.2.7 輸出級電路設計 31
3.3 數位電路架構 34
3.3.1 像素電路積分及取樣控制電路 36
3.3.2 列控制選擇電路 37
3.3.3 行讀取及行選擇控制電路 39
3.4 電容式轉阻放大器應用於紅外線陣列讀取電路(20x16陣列) 42
第四章 雙波段紅外線陣列讀取電路設計 46
4.1 直接注入型雙波段紅外線讀取電路設計及實現 46
4.2 電容式轉阻放大器應用於雙波段紅外線讀取電路設計 55
第五章 結論 61
參考文獻 65













圖 目 錄
圖1.1 電容式轉阻放大器讀取電路加上感測器等效電路圖 2
圖1.2 使用單一電晶體作為增益級之電容式轉阻放大器讀取電路架構圖 3
圖1.3 雙波段紅外線讀取電路架構 3
圖1.4 雙波段讀取電路架構之一 4
圖1.5 雙波段讀取電路架構之二 4
圖1.6 雙波段讀取電路架構之三 5
圖2.1 紅外線影像感測系統示意圖 7
圖2.2 黑體輻射與溫度及輻射波長關係圖 8
圖2.3 光在大氣中透射率 9
圖2.4 雙波段偵測波長特性 10
圖2.5 感測器類型 11
圖2.6 SFD電路架構 12
圖2.7 DI電路架構 13
圖2.8 GMI電路架構 13
圖2.9 BDI電路架構 14
圖2.10 SBDI電路架構 14
圖2.11 CTIA電路架構 15
圖3.1 紅外線讀取電路系統方塊圖 16
圖3.2 類比電路架構方塊圖 17
圖3.3 直接注入式像素電路圖 18
圖3.4 直接注入式像素電路佈局圖 18
圖3.5 積分時間與積分電壓關係 20
圖3.6 像素電路積分取樣模擬 21
圖3.7 元件操作電壓控制電路圖 22
圖3.8 元件操作電壓控制電路佈局圖之ㄧ 22
圖3.9 元件操作電壓控制電路佈局圖之二 22
圖3.10 電容式轉阻放大器像素電路架構 23
圖3.11 電容式轉阻放大器像素電路佈局圖 23
圖3.12 電容式轉阻放大器像素電路模擬圖 25
圖3.13 電壓位移電路圖 25
圖3.14 電壓位移電路佈局圖 26
圖3.15 電壓位移電路模擬圖 26
圖3.16 電壓增益及電壓消除電路圖 27
圖3.17 電壓增益及電壓消除電路佈局圖 27
圖3.18 電壓增益及電壓消除操作示意圖 29
圖3.19 電壓增益模擬圖 29
圖3.20 電壓增益兩倍模擬圖 30
圖3.21 行取樣及選擇電路圖 30
圖3.22 行取樣及選擇電路佈局圖 31
圖3.23 輸出級電路圖 32
圖3.24 輸出級電路佈局圖 32
圖3.25 輸出級驅動電流圖 33
圖3.26 數位電路方塊圖 34
圖3.27 數位控制電路時序圖 35
圖3.28 像素積分控制方塊圖 36
圖3.29 像素電路積分及取樣控制模擬圖 37
圖3.30 列選擇控制電路方塊圖 38
圖3.31 列選擇解碼器電路圖 38
圖3.32 列選擇控制電路模擬(20x16陣列) 39
圖3.33 行讀取及行選擇控制電路方塊圖 40
圖3.34 行選擇控制模擬 40
圖3.35 4x4讀取電路方塊圖 41
圖3.36 電容式轉阻放大器紅外線陣列讀取電路積分及取樣電壓模擬(20x16陣列) 42
圖3.37 電容式轉阻放大器紅外線陣列讀取電路模擬結果(20x16陣列) 43
圖3.38 單列輸出，光電流為0.01nA~0.2nA 43
圖3.39 CTIA單波段陣列讀取晶片佈局圖 44
圖4.1 雙波段光電流積分控制圖 46
圖4.2 行交錯雙波段紅外線讀取電路架構圖 47
圖4.3 行交錯雙波段紅外線讀取電路讀取示意圖 48
圖4.4 40x16行交錯雙波段紅外線讀取電路模擬結果圖 48
圖4.5 積分電壓Pre-layout Simulation圖 49
圖4.6 取樣電壓Pre-layout Simulation圖 49
圖4.7 輸出電壓Pre-layout Simulation圖 50
圖4.8 積分及取樣電壓Post-layout Simulation圖 50
圖4.9 輸出電壓Post-layout Simulation圖 51
圖4.10 輸出電壓量測圖 52
圖4.11 40x16直接注入式行交錯雙波段紅外線陣列讀取電路佈局圖 53
圖4.12 40x16直接注入式行交錯雙波段紅外線陣列讀取晶片照相 55
圖4.13 適用於P-on-N或N-on-P感測器像素讀取電路圖 55
圖4.14 適用於P-on-N或N-on-P感測器像素讀取電路佈局圖 56
圖4.15 適用於P-on-N或N-on-P感測器像素讀取電路切換模式電路圖 57
圖4.16 適用於P-on-N或N-on-P感測器像素讀取電路模擬圖 58
圖4.17 雙波段適用於P-on-N或N-on-P CTIA陣列讀取電路輸出模擬圖 60


表 目 錄
表3.1 CTIA 20x16 陣列讀取電路規格表 45
表4.1 40x16行交錯紅外線陣列讀取電路規格 54
表4.2 模擬輸入電流與積分時間關係圖 57
表5.1 讀取電路比較表 61
表5.2 國外讀取晶片列表 62
表5.3 文獻比較表 64

參考文獻
[1]L. J. Kozlowski. “Low-noise capacitive transimpedance amplifier performance versus alternative IR detector interface schemes in submicron CMOS”. Infrared Readout Electronics III Proc. SPIE, vol.
[2]Alan W.Hoffman, Goleta, CA(US) “CAPACITOR TRANSIMPEDANCE AMPLIFIER(CTIA) WITH SHARED LOAD”US patent,US 6252462 B1.
[3]Lu Wengao et al., “The study of dual-window random addressable ROIC,”Solid-State and Integrated Circuits Technology, vol. 2, pp. 1141-1144, 2004.
[4]Jacques Baylet,“Recent Advances in the development of Infrared Multispectral 128² FPAs” Proceedings of SPIE Vol. 4721 2002 SPIE
[5]Chang Liu, Wengao Lu“A Low Power High Speed ROIC Design for 1024×1024 IRFPA with Novel Readout Stage ”Institute of Microelectronics, Peking University. 2008 IEEE
[6]Dean A. Scribner, Melvin R. Kruer, and Joseph M. Killiany, “ Infrared Focal Plane Array Technology ”, Proceedings of the IEEE. Vol. 79. NO.1. January 1991。
[7]Sarath D. Gunapala et al.“640x486 Long-Wavelength Two-Color GaAs / AlGaAs Quantum Well Infrared Photodetector(QWIP) Focal Plane Array Camera,” IEEE Transactions on Electron Devices, vol. 47, pp. 963-971, 2000.
[8]Antoni Rogalski, “Infrared detectors: status and trends, ” Progress in Quantum Electronics, vol. 27, Issues: 2-3, 2003.
[9]Chih-Cheng Hsieh, Chung-Yu Wu, Far-Wen Jih, and Tai-Ping Sun, “Focal-Plane-Arrays and CMOS Readout Techniques of Infrared Imaging Systems” IEEE Transactions on Circuits and Systems for Video Technology,vol. 7, 1997.
[10]葉建成 ”可適用於單雙波段紅外線感測器之焦平面積體化讀取電路之設計”國立暨南國際大學電機工程學系碩士論文，2010
[11]Wenlong Ma, Yin Shi “A High Speed Snap-shot Mode Readout circuit for
QWIP IR FPAs” ICIEA 2009, IEEE
[12]洪森全 “雙波段聚焦平面紅外線感測器讀出電路之設計” 國立暨南大學電機工程系碩士論文，2009
[13]Xiqu Chen “Design and experimental verification of a readout integrated circuit for uncooled focal plane arrays” Optical Engineering 47 10 , 104402 October 2008
[14]H.Nagata, H.Shibai,“Cryogenic Capacitive Transimpedance Amplifier for Astronomical Infrared Detectors” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 51, NO. 2, FEBRUARY 2004
[15]A.W. Ruan, K. Shen, B. Hu “Adjustable Gain CTIA Cell with Variable Integration Time for IRFPA Applications” University of Electronic Science and Technology of China. 2009 IEEE
[16]Jerris F. Johnson, Terrence S. Lomheim “Focal-Plane Signal and Noise Model–CTIA ROIC” IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 56, NO. 11, NOVEMBER 2009
[17]Chang Liu, Wengao Lu “A Low Power Role Design for 1024X1024 IRFPA” Institute of Microelectronics, Peking University. 2008 IEEE
[18]Fei Fang “A Low-Power Low-Cost Digital Readout Circuit for Dual-Band Infrared Sensor Array” University of Science & Technology of China 2007 IEEE
[19]“Mid-Format Readout Integrated Circuirs” FLIR, 2011