本論文使用FPGA開發系統晶片的平台，搭配500萬像素擷取鏡頭及4.3吋觸碰螢幕，驗證車道偵測辨識於平台上的效能。系統晶片的設計與實現透過SOPC Builer完成，整合進NIOS II Processor、SDRAM Controller、影像輸入介面、影像輸出介面、JTAG UART及PIO等ALTERA認可元件與自訂元件。影像輸入介面與影像輸出介面外加Avalon-MM Master與SDRAM連接，使介面元件有能力主動發起傳輸，完成一條影像傳輸通道功能。另外，NIOS II Porcessor也可以對SDRAM進行隨機存取操作，執行演算法流程。受限於硬體平台的速度，車道偵測辨識只能運行在150 MHz系統時脈上，以軟硬體協同處理方式完成演算法流程，實驗結果驗證，目前完成的系統只能達到每秒6～7個Frame的處理速度。如果移植更快速的系統平台(NIOS II Porcessor 可運作在500MHz系統時脈)搭配高速的DDRRAM，使用目前建立的平台方法將可達到每秒處理20個Frame的速度。

In this paper, we use a SOPC Platform, which includes 5 mega pixel CMOS camera package and 4.3 inch LCD touch panel module, to verify the performance of lane detecting recognition. The SOPC design and implementation are carried out by a SOPC builder, which is generated by Quartus II Software includes a NIOS II Processor, an image transmission channel, a SDRAM Controller, a JTAG UART module and a few parallel I/O interfaces. To construct the real-time image transmission channel, we design two Avalon-MM master ports on input and output interfaces to connect with the slave port of SDRAM Controller. This design hardware channel can initiate data transferring by itself. Further, NIOS II Processor can access SDRAM randomly and do the lane detecting algorithm processing simultaneously. The lane detecting recognition system is implemented by hardware and software co-design successfully. The experimental results exhibit the processing speed of only 6~7 frames per second. It can be attributed to the speed limitation of SOPC platform, Altera DE2-70, which the maximum system clock is restricted to 150 MHz. One can use more advanced hardware platform (For example, the system clock of 500MHz) and high speed DDRRAM. The processing speed of 20 frames per second will be achieved by this proposed design.

目錄
指導教授推薦書 i
口試委員審定書 ii
論文著作授權書 iii
誌謝 iv
中文摘要 v
ABSTRACT vi
目錄 vii
表目錄 ix
圖目錄 x
第一章　緒論 1
1.1前言 1
1.2研究動機及目的 1
1.3論文架構 4
第二章　車道偵測相關背景知識 5
2.1影像取樣原理 5
2.2影像色彩模型(Color Space) 5
2.3影像空間濾波器(Spatial Filter) 6
2.4影像二值化 7
2.5車道偵測辨識 8
2.5.1車道特徵點搜尋 9
2.5.2車道特徵點群組 11
2.5.3車道特徵點連線 13
2.5.4車道線段接合 14
2.5.5車道線篩選 17
第三章　可程式化系統晶片平台之設計 18
3.1設計流程 18
3.2 SOPC Builder介紹 20
3.2.1 Avalon®匯流排介面 21
3.2.2 Avalon Memory Mapping介面 22
3.2.3 Avalon訊號命名規則 25
3.3車道偵測辨識可程式化系統晶片平台之建構 26
3.3.1運算元件 30
3.3.2影像輸入元件 31
3.3.3影像輸出元件 34
3.3.4完整系統晶片架構 37
第四章　實驗數據及分析 41
4.1實驗器材 41
4.2平台配置 42
4.3軟體程式開發 43
4.4實驗結果 46
第五章　結論及未來展望 52
5.1結論 52
5.2未來展望 53
參考文獻 55
表目錄
表2-1不同色彩模型轉換公式 6
表2-2頂點搜尋演算法參數定義 9
表3-1 Avalon介面種類 21
表3-2 Avalon-MM傳輸訊號 23
表3-3介面命名參考 25
表4-1程式呼叫函式說明 44
表4-2演算法細部時間 48
表4-3使用平台與處理影像 48
表4-4處理時間比較結果 49
圖目錄
圖2-1使用空間濾波器得到新的影像像素 7
圖2-2影像二值化處理 8
圖2-3水平掃描一列影像的亮度分布 9
圖2-4定義有效山峰各項參數 10
圖2-5車道特徵點搜尋影像比較 11
圖2-6使用遮罩設定群組 12
圖2-7車道特徵點群組影像比較 12
圖2-8車道特徵點連線影像比較 14
圖2-9相鄰線段示意圖 14
圖2-10線段接合示意圖 16
圖2-11車道線段接合影像比較 16
圖2-12車道偵測辨識影像結果 17
圖3-1系統設計流程 19
圖3-2 SOPC Builder GUI 20
圖3-3系統晶片使用Avalon-MM連接示意圖 22
圖3-4純硬體即時影像顯示設計方案 27
圖3-5系統晶片與外部模組的連結關係 29
圖3-6 SOPC架構重新建立新的影像傳輸通道 30
圖3-7影像輸入元件硬體方塊圖 32
圖3-8 Avalon-MM標準傳輸時序圖 33
圖3-9影像輸出元件硬體方塊圖 35
圖3-10 Pipeline Master Read傳輸時序圖 36
圖3-11平台運行方式 38
圖3-12系統架構圖 39
圖3-13記憶體位址映射 40
圖4-1實驗平台配置圖 42
圖4-2車道偵測辨識流程圖 44
圖4-3平台設置 46
圖4-4辨識結果紀錄 51
圖5-1新增硬體處理介面 54

[1] A.Takahashi, Y. Niomiya, M. Ohta, M. Nishida, and M. Takayama, “Rear view lane detection by wide angle camera”, in Proc. IEEE Intelligent Vehicle Symposium, Vol. 1, pp. 148-153, Jun 2002.
[2] S.G Jeong, C.S. Kim, D.Y. Lee, S.K. Ha, D.H. Lee, and M.H. Lee, “Real-time lane detection for autonomous vehicle”, in Proc. IEEE Int. Symposium On Industrial Electronics, Vol. 3, pp. 1466-1471, 2001.
[3] Qing Li, Nanning Zheng, and Hong Cheng, “Springrobot: A Prototype Autonomous Vehicle and Its Algorithms for Lane Detection”, IEEE Transcations on Intelligent Transportation Systems, Vol. 5, No. 4, pp.300-308, Dec. 2004.
[4] Mirko Meutery, Stefan M¨uller-Schneidersy, Adalbert Mikay, Stephanie Hold, Christian Nunn and Anton Kummert, “A Novel Approach to Lane Detection and Tracking“, IEEE Intelligent Transportation Systems, 2009.
[5] ZuWhan Kim, “Robust Lane Detection and Trackingin Challenging Scenarios”, IEEE Transcations on Intelligent Transportation Systems, Vol.9, No.1, pp. 16-26, March, 2008.
[6] K. Kluge, S. Lakshmanan, “A Deformable-Template Approach to Lane Detection”, in Proc. Intelligent Vehicles Symposium, pp. 54-59, September, 1995.
[7] Boyd Fowler, Chiao Liu, Steve Mims, Janusz Balicki, Wang Li, Hung Do, and Paul Vu, “Low-Light-Level CMOS Image Sensor For Digitally Fused NightVision Systems”, in Proc. SPIE Defense Security and Sensing, Vol. 7298, April, 2009.
[8] 蕭伯丞，〈以軟硬體協同設計法實現車道辨識系統之研究〉，長庚 大學，碩士論文，民國九十九年。
[9] 蕭鴻森，〈即時視訊處理架構之軟硬體共同設計〉，台灣大學，碩 士論文，民國九十八年。
[10] ALTERA® Corp., “Avalon Interface Specifications”, 2008.
[11] ALTERA® Corp., “Quartus II Version 9.1 Handbook Volume 4: SOPC Builder”, 2009.
[12]terasIC Company, “THDB-D5M Hardware Specification”, 2008.
[13]terasIC Company, “TRDB-D5M 5 Mega Pixels Digital Camera Development Kit Document Version 1.2”, 2010.
[14] terasIC Company, “4.3 Inch Digital Touch Panel Development Kit Document Version 1.22”, 2007.
[15]郭宗彥，〈以嵌入式平台實現車道偵測系統〉，長庚大學，碩士論 文，民國九十七年。