臺灣博碩士論文加值系統

本論文係研製「0.9~10GHz超寬頻發送機」，為因應超寬頻通訊發展之需要，著重於可調頻寬的延伸。所設計之電路有五個，有兩個壓控震盪器，一個注入式鎖定除頻器與兩個混頻器。
第一個電路為雙頻帶壓控震盪器，使用VIS 0.25μm 製程，消耗功率29.75mW，在1MHz offset之下相位雜訊為-131.4~-136.2dBc/Hz、-88.2~-112.8 dBc/Hz。第二個電路為採用變電容陣列的雙頻帶寬可調範圍壓控震盪器，使用VIS 0.18μm 製程，功率消耗8.16mW，可調頻寬範圍為2.31~2.68GHz、5.64~7GHz，在1MHz offset之下相位雜訊為-115.4~-123.8@2.4GHz、-92~-105.3@5.8GHz。
第三個電路為注入式鎖定除頻器，使用VIS 0.25μm 製程，功率消耗22 mW；下鎖定範圍為5.3GHz ~6.17GHz。
第四個電路為2GHz~6GHz寬頻升頻混頻器，採用 VIS 0.25μm 製程，功率消耗36.6 mW，轉換增益範圍為2.67dB~-2.77dB。第五個電路為0.9GHz~10GHz超寬頻升頻混頻器，採用VIS 0.25μm 製程，模擬結果功率消耗 30mW(不包含buffer之功率消耗)，可應用範圍（轉換增益3dB差異）為0.9 ~ 10 GHz，0.9 ~ 10 GHz轉換增益大小為 0.69~3.21 dB，P-1dB點位於-5dBm~-11dBm之間。

This thesis investigates on the “Design of Dual Band Voltage Controlled Oscillator with Capacitor Array and UltraWideBand Up-conversion Mixer”. In the future, we will integrate these components with the power amplifier and complete a front-end transmitter which is using in UWB wireless communication system. There are five circuits in the thesis, including two VCOs, one ILFD and two mixers.
The first circuit is the dual-band VCO with the phase noiseof-131.4~-136.2dBc/Hz, -88.2~-112.8 dBc/Hzon 1MHz offset, respectively,and the power consumptionof29.75mW.The second circuit is the dual-band VCOwith capacitor array, the output frequency of2.31~2.68GHz、5.64~7GHzand the power consumptionof8.16mW.
The third circuit is an ILFD which power consumption is 22 mW and locking range isfrom 5.3GHz to 6.17GHz.
The fourth circuit is a 2GHz~6GHz wideband up-conversion mixer which the power consumption is 36.6 mW and the conversion gain is between-2.77dB and2.67dB.The fifth circuit is an 0.9GHz~10GHz ultra-wideband up-conversion mixer with the double-balanced architecture which usescomplementary current-blinding to compensate the conversion gain. The simulation results show that conversion gain varies from0.69 to 3.21 dB, output frequency from0.9GHz to 10GHz, P-1dBfrom-11dBmto -5dBm and the power consumption of30mW.

指導教授推薦書 i
口試委員會審定書 ii
授權書 iii
誌謝 iv
摘要 v
Abstract vi
目錄 vii
圖目錄 xi
表目錄 xvi
第一章 導論 1
1.1 簡介 1
1.2 論文架構 4
第二章 電路設計考量參數 5
2.1 反射係數 5
2.2 隔離度 6
2.3 雜訊指數 6
2.4 輸入三階截距點(IIP3) 10
2.5 1_dB 增益壓縮點 12
2.6 穩定度 14
2.7 品質因素 15
2.8 增益 15
第三章 振盪器原理 17
3.1 振盪器簡介 17
3.2 振盪器之基本原理 17
3.2.1 並聯回授(Shunt Feedback) 18
3.2.2 串聯回授(Series Feedback) 20
3.3 相位雜訊(Phase noise) 23
3.4 相位雜訊對通訊系統的影響 25
3.5L-C Tank 振盪器原理 27
3.6 寬可調範圍壓控振盪器簡介 30
3.7.1 雙頻帶壓控震盪器設計與模擬 31
3.7.2 雙頻帶壓控震盪器量測考量 36
3.7.2 雙頻帶壓控震盪器量測結果與討論 38
3.8 注入式鎖定除頻器之設計 38
3.8.1 注入式鎖定除頻器介紹 38
3.8.2 注入式鎖定除頻器模擬 42
3.8.3 注入式鎖定除頻器之量測考量 47
3.9 電容陣列雙頻帶寬頻壓控振盪器之設計 48
3.9.1 電路架構 48
3.9.2 電容陣列雙頻戴寬可調範圍壓控震盪器模擬結果 50
第四章 超寬頻升頻混頻器 56
4.1 混頻器簡介 56
4.2 工作原理 56
4.3 升頻混頻器種類 59
4.3.1 單端平衡型混頻器 60
4.3.2 雙端平衡型混頻器 62
4.3.3 被動式混頻器 64
4.4 混頻器架構 65
4.5 2GHz ~ 6GHz 混頻器 66
4.5.12GHz ~ 6GHz 混頻器模擬結果 66
4.5.22GHz ~ 6GHz 混頻器變異度模擬結果 67
4.6 主動式巴倫 71
4.7 0.9GHz~10GHz 升頻混頻器設計 73
4.8 混頻器模擬結果 78
第五章 結論與未來發展 83
5.1 結果與討論 83
5.2 未來發展 84
參考文獻 86

圖目錄
圖1.1 現有各式常見的無線應用之頻率與功率分佈 2
圖1.2 射頻前端電路架構 3
圖1.3 設計流程圖 3
圖2.1 發射機架構圖 5
圖2.2 放大器雜訊指數 7
圖2.3 兩級放大器雜訊指數 8
圖2.4 N級放大電路之雜訊指數 9
圖2.5 交互調變 10
圖2.6 交互調變對相鄰訊號的干擾 11
圖2.7 三階截距點 11
圖2.8 Two-tone test 12
圖2.9 1-dB壓縮點 13
圖2.10 雙埠網路 16
圖3.1 回授系統模型 18
圖3.2 加上頻率選擇電路的回授振盪系統 19
圖3.3 單端負阻振盪器等效電路 20
圖3.4 單端並聯模型負電阻振盪器等效電路 22
圖3.5 兩埠負電阻振盪器示意圖 23
圖3.6 訊號偏移 24
圖3.7 (a)理想振盪器之輸出頻譜(b)實際振盪器之輸出頻譜 25
圖3.8 理想振盪器之降頻示意圖 26
圖3.9 實際振盪器之降頻示意圖 26
圖3.10 Negative-Gm Oscillator 示意圖 28
圖3.11 CMOS L-C tank VCO 29
圖3.12 主動埠產生之負電阻 29
圖3.13 CMOS LC tank VCO 常用的主動埠架構 (a)NMOS交連耦合對 (b)PMOS交連耦合對 (c)互補式交連耦合對 31
圖3.14 2.4GHz、5.8GHz壓控振盪器架構 32
圖3.15 第一頻段之頻寬範圍(a) 5.8GHz端 (b) 2.4GHz端 33
圖3.16 頻譜表現(a) 5.8GHz端 (b) 2.4GHz端 34
圖3.17 相位雜訊(a) 5.8GHz端 (b) 2.4GHz端 34
圖3.18 (a)電路佈局圖 (b)晶片照相圖 37
圖3.19 量測示意圖 37
圖3.20 量測結果(a)2.19GHz (b)2.25GHz 38
圖3.21 (a) 注入鎖定除頻器(b) Shunt-peaking 注入鎖定除頻器 39
圖3.22 直接注入式鎖定除頻器 40
圖3.23 注入鎖定除頻器模型 41
圖3.24 5.8GHz 注入鎖定除頻器架構 43
圖3.25 Free-running之頻率可調範圍 43
圖3.26 可鎖住之最高頻率
(a)Free-running (b)Injection Locked 44
圖3.27 可鎖住之最低頻率
(a)Free-running (b)Injection Locked 44
圖3.28 Free-runnung(m1)與Injection Locked(m2)之相位雜訊 44
圖3.29 Locking Range 45
圖3.30 量測示意圖 47
圖3.31 (a)電路佈局圖 (b)晶片照相圖 48
圖3.32 變電容陣列單元 49
圖3.33 15~20GHz壓控振盪器架構 50
圖3.34 第一頻段之頻寬範圍(a)5.8GHz端 (b)2.4GHz端 51
圖3.35 頻譜表現(a)5.8GHz端 (b)2.4GHz端 52
圖3.36 時域波形(a)5.8GHz端 (b)2.4GHz端 52
圖3.37 相位雜訊(a)5.8GHz端 (b)2.4GHz端 52
圖3.38 品質因素(a)5.8GHz端 (b)2.4GHz端 53
圖4.1 混頻器示意圖 57
圖4.2 混頻器架構(a)單端平衡混頻器 (b)雙端平衡混頻器 59
圖4.3 單端平衡式混頻器等效電路 60
圖4.4 單端平衡混頻器操作原理 61
圖4.5 混頻器輸出端頻譜 61
圖4.6 (a)單端平衡式混頻器，(b)雙端平衡式混頻器，(c)雙閘極式混頻器 65
圖4.7 2~6GHz雙端平衡(Double-Balance)混頻器 66
圖4.8 輸入匹配(a)LO端 (b)BB端 66
圖4.9 LO為2.4GHz之波形(a)Conversion Gain (b)P1_dB 67
圖4.10 LO為5.8GHz之波形(a)Conversion Gain (b)P1_dB 67
圖4.11 (a)電路佈局圖(b)晶片照相圖 69
圖4.12 量測示意圖 70
圖4.13 主動式Balun電路圖 71
圖4.14 Balun 雙端輸出頻譜圖 72
圖4.15 Balun 雙端輸出相位圖 73
圖4.16 混頻器電路架構圖 73
圖4.17 LO匹配電路 74
圖4.18 (a)以電阻為混頻器電源 (b)轉換增益曲線 76
圖4.19 (a)以電阻為混頻器電源加上衰減電路 (b)衰減電路等效電路 76
圖4.20 (a)以電阻為混頻器電源加上衰減電路 (b)轉換增益曲線 76
圖4.21 (a)以PMOS為混頻器電源 (b)轉換增益曲線 77
圖4.22 (a)以電感為混頻器電源 (b)轉換增益曲線 77
圖4.23 (a)以電感加上PMOS為混頻器電源 (b)轉換增益曲線 77
圖4.24 本地振盪端之返回損耗 78
圖4.25 轉換增益 79
圖4.26 P-1dB點 (a)LO頻率為0.9GHz (b)LO頻率為1.6GHz (c)LO頻率為1.8GHz (d)LO頻率為2.4GHz (e)LO頻率為5.8GHz (f)LO頻率為10GHz 80
圖5.1 發送器方塊圖 84
圖5.2 未來發展之混頻器架構圖 85

表目錄
表3.1 FF與SS之表現 35
表3.2工作電壓變動10%之表現 35
表3.3溫度變異之表現 36
表3.4 FF與SS之表現 45
表3.5 溫度變異之表現 46
表3.6 工作電壓變動10%之表現 46
表3.7 FF與SS之表現 53
表3.8工作電壓變動10%之表現 54
表3.9溫度變異之表現 54
表3.10文獻比較 55
表4.1 FF與SS之表現 68
表4.2 溫度變異之表現 68
表4.3 工作電壓變動10%之表現 69
表4.4 0.9GHz至10GHz Mixer 模擬規格表 80
表4.5 製程變異度表現 81
表4.6 工作電壓變化-10%與+10%之表現 81
表4.7 溫度變化之表現 81
表4.8 文獻比較 82

[1] K. C. Juang, ”Low phase Noise Ka-band Oscillator”, Institute of Communication Nation Chiao Tung University, pp. 8-9, 1999
[2] R. Ludwig, P. Bretchko, ”RF Circuit Design : Theory and Applications,” Prentice-Hall, Inc., 2000
[3] Razavi, B., “RF Microelectronics”, Prentice-Hall, 1998.
[4] B. Razavi, “A study of phase noise in CMOS oscillators”, IEEE Journal of Solid-State Circuits, vol. 31, pp. 331-343, 1996
[5] D. Weaver, ”A Third Method of Generation and Detection of Single-Sideband Signals,” Proc. IRE, vol. 44, pp. 1703-1705, 1956
[6] G. Gonzalez, ”Microwave Transistor Amplifier-Analysis and Design,” 2nd Ed., Prentice Hall, Inc., 1984
[7] D. Ham and A. Hajimiri, “Concepts and Methods of Optimization of Integrated LC VCOs”, IEEE Journal of Solid-State Circuits, vol. 36, pp. 896-909, 2001
[8] 羅日隆，“使用0.18um CMOS 之2GHz 低相位雜訊壓控振盪器”，東華大學電機工程研究所碩士論文，民國九十三年六月。
[9] B. Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill, 1996
[10] B. Razavi, “Design of Analog CMOS Integrated Circuits”, McGraw-Hill International Edition, pp. 482-531, 2001
[11] S. M. Yim and K. K. O, “Demonstration of a Switched Resonator Concept in a Dual-Band Monolithic CMOS LC-Tuned VCO”, in Proc. IEEE Custom Integr. Circuit Conf., pp. 205-208, 2001
[12] M. Tiebout, “A CMOS fully integrated 1GHz and 2GHz dual band VCO with a voltage controlled inductor”, in Proc. Eur. Solid-State Circuit Conf., pp. 799-802, 2002
[13] C. Lam and B. Razavi,“A 2.6GHz/5.2GHz CMOS voltage-controlled oscillator”, in IEEE Int. Solid-State Circuits Cpnf. pp. 402-403, 1999
[14] L. Jia, J. G. Ma, K. S. Teo, X. P. Yu, M. A. Do, and W. M. Lim, “A 1.8-V 2.4/5.15-GHz Dual-Band LC VCO in 0.18μm CMOS Technology”, IEEE Microw. Wireless Compon. Lett., vol. 16, no. 4, pp. 194-196, 2006
[15] Lingling Sun, Haijun Gao, Jincai Wen ,“A 0.68-1.65GHz CMOS LC Voltage-Controlled Oscillator with Small VCO-Gain and Step Variation”, Integrated Circuits (ISIC), 2011 13th International Symposium onDate of Conference: 12-14 Dec. 2011
[16] Tasdemir, F., Dinc, T., Gurbuz, Y., “A new resonant circuit for 2.45 GHz LC VCO with linear frequency tuning”, Microwave Integrated Circuits Conference (EuMIC), 2011 European
[17] Ippolito, C.M. , Palmisano, G. , “A 1-mW 1.13–1.9 GHz CMOS LC VCO Using Shunt-Connected Switched-Coupled Inductors”, Circuits and Systems I: Regular Papers, IEEE Transactions onJune 2012
[18] Tzuen-Hsi Huang , “ntegration of Current-Reused VCO and Frequency Tripler for 24-GHz Low-Power Phase-Locked Loop Applications”, Circuits and Systems II: Express Briefs, IEEE Transactions onApril 2012
[19] Pabon, A.A. , Van Noije, W. , “2.45GHz low phase noise LC VCO design using Flip Chip on low cost CMOS technology”, Circuits and Systems (LASCAS), 2012 IEEE Third Latin American Symposium onFeb. 29 2012-March 2
[20] Naseh, S. , “A 1V, low power, high-gain, 3 – 11 GHz double-balanced CMOS sub-harmonic mixer”, Design and Diagnostics of Electronic Circuits & Systems (DDECS), 2012 IEEE 15th International Symposium on18-20 April 2012
[21] Chao Chen , Jian Hui Wu , Meng Zhang , “A 1.5-V Current Mirror Double-Balanced Mixer With 10-dBm IIP3 and 9.5-dB Conversion Gain”, Circuits and Systems II: Express Briefs, IEEE Transactions on April 2012
[22] Okada, K. ; Matsuzawa, A. ,“A Progressive Mixing 20GHz ILFD with wide locking range for higher division ratios”, Design Automation Conference (ASP-DAC), 2012 17th Asia and South PacificJan. 30 2012-Feb. 2 2012
[23] Bissa, D. ; Fakhfakh, A. ; Samet, M. ,“Design of wide tuning injection locked frequency divider and LC_VCO for multi-standards applications” Systems, Signals and Devices (SSD), 2012 9th International Multi-Conference on20-23 March 2012
[24] Chi-Kai Hsieh, Kun-Yao Kao, Jeffrey Ronald Tseng, and Kun-You Lin,” A K-Band CMOS Low Power Modified Colpitts VCO Using Transformer Feedback”, Microwave Conference, 2009. APMC 2009

[25] S. Lo and S. Hong, “Noise property of a quadrature balanced VCO,” IEEE Microwave and Wireless Components Letters, vol. 15, no. 10, pp.673–675, Oct.2005.
[26] N.-J. Oh and S.-G Lee, “11-GHz CMOS differential VCO with back-gate transformer feedback,” IEEE Microwave and Wireless Components Letters, vol. 15, no. 11, pp.733–735, Nov. 2005. [1] M. Varonen, M. Karkkainen, J. Riska, P. Kangaslahti, and K. A. I. Halonen, “Resistive HEMT mixers for 60-GHz broad-band telecommunication,” IEEE Trans. Microw. Theory Tech, vol. 53, no. 4, pp. 1322–1330, Apr. 2005.