臺灣博碩士論文加值系統

本論文係研製”應用於多頻帶之壓控振盪器與自製電感用於寬頻率振盪器之研製”。多頻帶之壓控振盪器未來將和接收端進行整合，完成能應用於1.8GHz、1.9GHz、2.4GHz、3.5GHz、5GHz、5.8GHz之射頻收發機。
在多頻帶之壓控振盪器的設計中，使用安捷倫(Agilent)之Advanced Design System(ADS)來進行模擬，採用世界先進(VANGUARD)所提供之0.25um 1P5M CMOS 製程。其輸出訊號頻率為1.713Ghz~2.924Ghz，經過倍頻訊號頻率為3.425Ghz~5.848Ghz，相位雜訊在1MHZ時為-131.216@1.8Ghz, -137.277@1.9Ghz,-109.5@2.4Ghz,-118.966@3.5Ghz,-115.179@5Ghz,-114.59@5.8Ghz dBc/Hz，功耗為15.925mW。
另外在寬頻率振盪器的設計中，是利用自製式可調電感達到2.4GHz寬頻帶的壓控震盪器，對此採用世界先進(VANGUARD)所提供之0.25μm 1P5M CMOS 製程，並使用安捷倫(Agilent)之Advanced Design System(ADS)做為電路模擬工具。模擬輸出訊號頻率為2.09GHz-2.603GHz，電路功率消耗低頻為23.25mW，低頻相位雜訊為
-120.128~-146.766dBc/Hz。

This thesis investigates on the “Designs and Implementation of Multi Band VCO and Homemade Inductor for Wide-Band VCO”. In the future, we will integrate the multi-band voltage-controlled oscillator with the front-end receiver. The completion chip can be used in the 1.8GHz, 1.9GHz, 2.4GHz, 3.5GHz, 5GHz and 5.8GHz RF transceiver.
As for the ”Multi-band VCO Circuit Design”, the simulated output frequency is 1.713Ghz~2.924Ghz and 3.425Ghz~5.848Ghz, the phase noise performance of -131.216@1.8Ghz, -137.277@1.9Ghz, -109.5@2.4Ghz, -118.966@3.5Ghz, -115.179@5Ghz, -114.59 @5.8Ghz dBc/Hz, respectively, and the power consumption of 15.925mW, which are simulated with Advanced Design System(ADS) software and VANGUARD 0.25um 1P5M CMOS process.
The wideband VCO uses homemade variable-inductor to achieve the 2.4- GHz VCO. which is simulated with Advanced Design System(ADS) software and VANGUARD 0.25μm 1P5M CMOS process. The simulation results show that output frequency range is from 2.09GHz to 2.603GHz, the phase noise of -120.128~-146.766 dBc/Hz, and the power consumption of 23.25mW.

目錄
指導教授推薦書 i
口試委員會審定書 ii
授權書 iii
誌謝 iv
摘要 v
Abstract vi
目錄 vii
圖目錄 x
表目錄 xiv
第一章 導論 1
1-1簡介 1
1-2 論文架構 4
第二章 射頻收發機系統與規格介紹 5
2-1 收發器架構 5
2-2 射頻電路之壓控振盪器性能參數與考量 7
2-2-1一般振盪器考量 8
2-2-2壓控振盪器之數學模型考量 9
2-2-3壓控振盪器之重要效能參數 11
2-2-4壓控振盪器之非線性特性 12
2-2-5 LC振盪器中的調諧 13
2-2-6使用變容器二極體之LC振盪器 14
2-2-7品質因素 15
第三章 振盪器原理 16
3-1 振盪器簡介 16
3-2 振盪器之基本原理 16
3-2-1 並聯回授 17
3-2-2 串聯回授 18
3-3 相位雜訊 22
3-4 相位雜訊對通訊系統的影響 24
第四章 自製電感用於壓控振盪器 26
4-1 研究動機與目的 26
4-2 L-C Tank 振盪器原理 27
4-3 自製電感用於控振盪器簡介 30
4-4 多層金屬電感壓控振盪器 32
4-4-1電路架構 32
4-4-2 多層金屬電感壓控振盪器模擬結果 34
4-5 交錯式電感壓控振盪器 41
4-5-1電路架構 41
4-5-2 交錯式電感壓控振盪器模擬結果 44
第五章 應用於多頻帶之壓控振盪器 52
5-1 研究動機與目的 52
5-2 2.應用於多頻帶壓控振震盪器 54
5-2-1電路架構 54
5-3應用於多頻帶壓控振振盪器模擬結果 60
5-4 結論 71
第六章 結論與未來發展 73
6-1 結果與討論 71
6-2 未來發展 75
參考文獻 76

圖目錄
圖1.1射頻前端收發器 3
圖1.2設計流程 4
圖2.1 射頻前端收發器架構 5
圖2.2 接收機之預計規格 6
圖2.3回授系統 8
圖2.4振盪系統隨時間的進展 8
圖2.5一個信號的相位圖形 9
圖2.6 VCO之定義 11
圖2.7 VCO之非線性特性 12
圖2.8 (a)變容二極體電路符號 (b)電路模型 13
圖2.9使用變容器二極體之LC振盪器 14
圖3.1 回授系統模型 17
圖3.2 加上頻率選擇電路的回授振盪系統 17
圖3.3 單端負阻振盪器等效電路 19
圖3.4 單端並聯模型負電阻振盪器等效電路 21
圖3.5 兩埠負電阻振盪器示意圖 22
圖3.6 訊號偏移 23
圖3.7 (a)理想振盪器之輸出頻譜 (b)實際振盪器之輸出頻譜[7] 24
圖3.8 理想振盪器之降頻示意圖 25
圖3.9 實際振盪器之降頻示意圖 25
圖4.1(a)振盪電路之衰減脈衝響應；(b)加入負電阻以抵消的損失； (c)使用主動電路以提供負電阻 27
圖4.2 CMOS L-C tank VCO 28
圖4.3 主動埠產生之負電阻 29
圖4.4交錯耦合對之等效電路 29
圖4.5 CMOS LC tank VCO 常用的主動埠架構 (a)NMOS交叉耦合對 (b)PMOS交叉耦合對 (c)互補式交叉耦合對 31
圖4.6多層金屬可調變電感等效示意圖 32
圖4.7多層金屬的電感架構說明 33
圖4.8採用自製電感的壓控振盪器 34
圖4.9 VCO之頻寬範圍(Pre-sim) 35
圖4.10中心頻率之頻譜表現(Post-sim)(EM-momentum) 35
圖4.11中心頻率之波形(Post-sim) (EM-momentum) 36
圖4.12中心頻率之相位雜訊(Post-sim) (EM-momentum) 36
圖4.13(a)電路佈局圖與(b)量測示意圖 39
圖4.14為電源供應器 40
圖4.15為頻譜分析儀量測結果 40
圖4.16外圈電感的電感值 41
圖4.17內圈電感的電感值 42
圖4.18電感的品質因數Ｑ 42
圖4.19交錯式電感架構說明 43
圖4.20採用自製電感的四相位壓控振盪器 44
圖4.21 VCO之頻寬範圍(Pre-sim) 45
圖4.22中心頻率之頻譜表現(Post-sim)(EM-momentum) 45
圖423中心頻率之波形(Post-sim) (EM-momentum) 46
圖4.24中心頻率之相位雜訊(Post-sim) (EM-momentum) 46
圖4.25(a)電路佈局圖與(b)量測示意圖 49
圖4.26為電源供應器vctr=0v時 50
圖4.27為電源供應器vctr=1.6v時 50
圖4.28為頻譜分析儀量測結果 50
圖4.29 (a)交錯式電感晶片圖(b)多層式電感晶片圖 51
圖4.30為(a)LCR meter量測結果 51
圖5.1電容陣列 54
圖5.2 (a)上圖電感佈局示意圖，下圖為圈中3D剖面放大圖 (b)為電感架構示意圖 55
圖5.3可調電感中MOS等效示意圖 56
圖5.4多層金屬可調變電感等效示意圖 56
圖5.5電感值變化圖 57
圖5.6諧波訊號示意圖 58
圖5.7倍頻電路 58
圖5.8 電路架構圖 60
圖5.9 VCO之頻寬範圍 62
圖5.10倍頻後之頻寬範圍 62
圖5.11為未經過倍頻電路時之波形 63
圖5.12為經過倍頻電路時之波形 63
圖5.13 (a)為相位雜訊與(b)為輸出功率之表現 64
圖5.14 (a)為相位雜訊與(b)為輸出功率之表現 64
圖5.15 (a)為相位雜訊與(b)為輸出功率之表現 65
圖5.16 (a)為相位雜訊與(b)為輸出功率之表現 65
圖5.17(a)為相位雜訊與(b)為輸出功率之表現 66
圖5.18(a)為相位雜訊與(b)為輸出功率之表現 66
圖5.19 電路佈局圖 72

表目錄
表2.1多頻帶發射機預計規格表 7
表4.1 Pre-simulation與Post-simulation之比較表 37
表4.2 FF與SS之表現 37
表4.3 工作電壓變動10%之表現 37
表4.4 環境溫度變動至80°與0°之表現 38
表4.5與其他文獻之比較 38
表4.6 Pre-simulation與Post-simulation之比較表 47
表4.7 FF與SS之表現 47
表4.8 工作電壓變動10%之表現 47
表4.9 環境溫度變動至80°與0°之表現 48
表4.10與其他文獻之比較 48
表5.1 Wi-Fi、WiMAX、GSM之比較 53
表5.2 Pre-simulation與Post-simulation之比較表 67
表5.3 Post-sim 的FF與SS之表現 68
表5.4 工作電壓變動10%之表現 69
表5.5 環境溫度變動至80°與0°之表現 70
表5.6 與其他文獻之比較 71

[1]R. Ludwig, P. Bretchko, ”RF Circuit Design:Theory and Applications,” Prentice-Hall, Inc., 2000
[2]G. Gonzalez, ”Microwave Transistor Amplifier-Analysis and Design,” 2nd Ed., Prentice Hall, Inc., 1984
[3]B. Razavi, “A study of phase noise in CMOS oscillators”, IEEE Journal of Solid-State Circuits, vol. 31, pp. 331-343, 1996
[4]D. Ham and A. Hajimiri, “Concepts and Methods of Optimization of Integrated LC VCOs”, IEEE Journal of Solid-State Circuits, vol. 36, pp. 896-909, 2001
[5]羅日隆，“使用0.18um CMOS 之2GHz 低相位雜訊壓控振盪器”，東華大學電機工程研究所碩士論文，民國九十三年六月。
[6]B. Razavi, “Design of Analog CMOS Integrated Circuits”McGraw-Hill, 1996
[7] C-C Ho,C-W.Kuo,C-C.Hsiao,and Y-J.Chan,”A 2.4GHz Low Phase Noise VCO Fabricated by 0.18 um pMOS Technologies” IEEE International Symposium on VLSI Technology, System and Applications,pp. 144-166,Oct.2003.
[8] Wenhao Yan ; Chan Hyeong Park ; “Filtering technique to lower phase noise for 2.4GHz CMOS VCO “, IEEE Solid-State and Integrated-Circuit Technology, pp.1649-1652, Oct. 2008.
[9] Samet Zihir, Ferhat Tasdemir, Tolga Dinc, and Yasar Gurbuz,” A New Resonant Circuit for 2.45 GHz LC VCO with Linear Frequency Tuning” IEEE Microwave Integrated Circuits Conference, pp. 390-393,Oct.2011.
[10] Marc Tiebout. "Low-power low-phase-noise differentially tuned quadrature VCO design in standard CMOS ",Solid-State Circuits, IEEE Journal of, pp.1018-1024, Jul 2001.
[11]Chang, J-H Kim, C-K ‘A Symmetrical 6 GHz Fully Integrated Cascode Coupling CMOS　LC Quadrature VCO’ IEEE Microwave and Wireless Components Letters, vol 15, Oct.2005,PP.670-672
[12]Yi-Hsien Cho, Ming-DaTsai, and Huei Wang, ‘A wide-band low noise quadrature CMOS VCO’ IEEE Asian Solid-State Circuit Conference Proceedings, Nov.2005, PP.325-328.
[13]Sheng-Lyang Jang.Yun-Hsueh Chuang,Chien-Feng Lee and Shao-Hua Lee, ‘A4.8 GHz Low-Phase Noise Quadrature Colpitts VCO,’ VLSI Design, Automation and Test, April 2006,PP.1-4
[14]H-C Shin, Z. Xu, and M F Chang ‘A 1.8-V 6/9-GHz switchable dual-band quadrature LC VCO in SiGe BiCMOS technology,’ in Proc. IEEE RFIC Symp,2002,PP.71-74
[15]Marc Tiebout, “A CMOS Fully Integrated 1 GHz and 2 GHz Dual Band VCO with a Voltage Controlled Inductor,” Proceedings of the 28th European Solid-State Circuits Conference, Vol. 24-26, pp. 799 – 802, Sept. 2002.
[16]Burak Çatlı,, ‘A 1.94 to 2.55 GHz, 3.6 to 4.77 GHz Tunable CMOS
VCO Based on Double-Tuned, Double-Driven Coupled Resonators’ IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 44, NO. 9,pp.2464-2469,2009.

[17]L.Jia, J.G. Ma, K.S. Yeo, X.P.Yu, M. A. Do and W.M. Lim, “A 1.8 V 2.4/5.15-GHz dual-band LC VCO in 0.18-um CMOS technology,” IEEE Microwave Wireless Compon. Lett., vol. 16, no. 4, pp. 194–196, Apr. 2006.
[18]W.-Z. Chen, J.-X. Chang, Y.-J. Hong, M.-T. Wong, and C.-L. Kuo, “A 2-V 2.3/4.6-GHz Dual-Band Frequency Synthesizer in 0.35-um Digital CMOS Process,” IEEE J. Solid-State Circuits, Vol.39, No.1, pp.234-237, Jan., 2004.
[19] Sujiang Rong and Howard C. Luong,, " Analysis and Design of Transformer-Based Dual-Band VCO for Software-Defined Radios ", Circuits and Systems I: Regular Papers, IEEE Transactions on, pp.449-462, March 2012.
[20]曹成銘,“超寬頻壓控震盪器與升頻混頻器研製”,長庚大學電子工程研究所碩士論文,民國九十九年七月。
[21] H.S. Choi, Q. D. Bui and C. S. Park, "A Low Power CMOS VCO for 2.4GHz WLAN", Symposium of Compound Semiconductor Integrated Circuit, pp. 1-4, Oct. 2007.