(3.238.130.97) 您好!臺灣時間:2021/05/15 14:29
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:邱建勳
研究生(外文):Chien-hsun Chiu
論文名稱:系統級封裝(SiP)在SMT迴銲製程孔洞缺陷之研究
論文名稱(外文):A Study of Void Defect after Reflow Process in System in Package (SiP)
指導教授:何宗漢何宗漢引用關係
指導教授(外文):Tsung-Han Ho
學位類別:碩士
校院名稱:國立高雄應用科技大學
系所名稱:化學工程與材料工程系
學門:工程學門
學類:化學工程學類
論文種類:學術論文
論文出版年:101
畢業學年度:100
語文別:中文
論文頁數:63
中文關鍵詞:孔洞缺陷迴銲製程表面黏著技術(SMT)系統級封裝(SiP)
外文關鍵詞:Void defectReflowSMT (Surface Mount Technology)SiP ( System in Package)
相關次數:
  • 被引用被引用:7
  • 點閱點閱:2111
  • 評分評分:
  • 下載下載:79
  • 收藏至我的研究室書目清單書目收藏:0
近年來,由於環保意識抬頭,在2003年2月,歐盟所通過的危害性物質限制指令(Restriction of Hazardous Substances Directive,縮寫RoHS)已於2006年7月1日生效,其主要是規範所有銷往歐盟之電子產品均不得含有重金屬鉛之材料。因此,傳統生產過程中所有使用鉛的材料,將被現在的無鉛技術-錫、銀和銅的合成物所取代。
在業界,錫球接點常用之無鉛銲錫材料為錫-銀-銅合金系列(SAC family),由於其高熔點之特性,在迴銲製程中(Reflow Process) ,容易因為較高的溫度,讓無鉛銲錫材料體積快速收縮再加上助銲劑的揮發,使得空氣來不及逸出而產生孔洞(Void)缺陷,進而造成在可靠度測試時,引起產品失效。本研究係針對SiP ( System in Package)產品在SMT (Surface Mount Technology) 迴銲製程後所產生的孔洞缺陷之原因做探討。研究結果顯示在材料方面,若錫膏採用組成顆粒較小的type 4,以及鋼板開法為內縮至90%,可有效降低孔洞缺陷比例。
Due to the enhancement of environmental protection consciousness recently, European Union proposed Restriction of Hazardous Substances Directive Specification (RoHS) in February, 2003 and will be affective in July, 2006. The major specification is prohibited the harmful metal such as lead inside the products which are shipping to European. Therefore, all lead containing materials are replaced by lead-free materials like tin, silver and copper materials.
In semiconductor industry, the common lead free material is SAC family. Because of high melting temperature feature, it is easy to encounter void defect during reflow process. That is rapidly volume shrinkage and flux evaporation to trap air inside the material. The main drawback is to cause product failure due to small stress while performing reliability test.
In this study, a void defect after reflow process in SMT was studied. The results show that void defects can be improved if we select type 4 solder printing and stencil opening shrinkages 90% of designed lead area.
第一章、緒論
第二章、半導體封裝製程簡介
第三章、問題探討與分析
第四章、實驗設計
第五章、結果與討論
第六章、結論
參考文獻
【1】日月光半導體製造股份有限公司,VP洪松井Mike Hung,機電系半導體封裝課程教材”IC Packaging Technology and Development Trend, “New Package Development”, March, 2005。
【2】Leila J, Ladani and Jafar Razmi, “Interaction Effect of Voids and Standoff Height on Thermomechanical Durability of BGA Solder Joints”, IEEE, Transactions on Device and Material Reliability, September, 2009.
【3】Weicheng Lin, “The Void-free Reflow Soldering of BGA with Vacuum”,IEEE, 2007.
【4】Qiang Yu, Tadahiro Shibutani, Yusuke Kobayashi, Masaki Shiratori, “The Effect of Voids on Thermal Reliability of BGA Lead Free Solder Joint and Reliability Detection Standard”,IEEE, 2006.
【5】Victoria A. Chirian and Youmin Yu, “Impacts of Solder Voids on PQFN Packages’ Thermal and Mechanical Performances”, IEEE, 2010.
【6】Robert Schwerz, Sebastian Meyer, Mike Roellig, Karsten Meier, Klaus-Juergen Wolter, “Finite Element Modeling on Thermal Fatigue of BGA Solder Joints with Multiple Voids”, IEEE 34th International Spring Seminar on Electronics Technology, 2011.
【7】Xiaoqiu Lin, Le Luo, “The Growth and Influencing Factors of Voids in SnAg Solder Bump and Their Impact on Interfacial Bond Strength”, IEEE, 2007.
【8】Lakhi Goenka, Achyuta Achari, “Void Formation in Flip Chip Solder Bumps-Part II”, IEEE/CPMT, International Electronics Manufacturing Technology Symposium, 1996.
【9】簡俊成,“半導體產業競爭分析”,南台科技大學企業管理所分析報告,2010年。
【10】BrianCC Chiu, “Standard of operation for SMT process” ASEKH, January, 2010.
【11】Ning-Cheng Lee , “Relfow Soldering Process and Troubleshooting: SMT, BGA, CSP and Flip Chip Technologies”, NEWNES, 2002.
【12】Alex C. Kuo, 日月光半導體表面黏著技術報告, ASEKH, July 2007.
【13】Ninghui Zhu, “Thermal Impact of Solder Voids In The Electronic Package of Power Devices”, Fifteenth IEEE-SEMI THERM Symposium, 1999.
【14】“Introduction of Footprint Design and Surface Mount Application for QFN/ DFN Package”,立錡科技, Jan. 2005。
【15】Ade Tsai, “Introduction of QFN products”, ASEKH PE, Oct. 2009.
【16】史金益,“半導體晶片封裝導線架脫層之研究”,國立成功大學工程科學研究所碩士論文,93年7月23日。
【17】經濟部工業局“半導體產業觀察與現況解析報告”,高雄市:金屬工業研究發展中心,2009年。
【18】Teo Soon Tong, Jatinder Kumar Sr. member IEEE Mohd Misri Dollah Kanan ON Semiconductor , “A Study and Investigation on Processes Inducing Delamination in QFN Package Using Statistical Analysis” International Electronic Manufacturing Technology lEMT 2006, Putrajaya, Malaysia. Page(s): 381-389.
【19】CC Chang, “To improved delamination problem for QFN & e-PAD products”, ASEKH PE, Feb. 2010.
【20】陳志明,“引腳型塑膠封裝中外露式晶片座之脫層研究”,國立高雄大學電機工程學系研究所碩士論文,98年1月。
【21】劉益豐、王愉博、蕭承旭,“錫球格狀陣列元件組裝焊點氣孔現象之性質探討”,電子與材料雜誌第18期。
【22】鄭明祥,“產品堆疊之結合技術研究”,國立中山大學機械與機電工程研究所碩士論文,96年1月。
【23】楊邦朝、馬嵩、胡永達“系統級封裝(SiP)技術的現狀與發展”新電子工藝雙月刊第201005期, 2010年。
【24】經濟部“半導體產業發展策略與輔導措施”, 96年4月。
【25】張文尚,“方型扁平式封裝中晶片尺寸對表面脫層影響之研究”,國立高雄大學電機工程學系研究所碩士論文,98年1月。
【26】鍾文仁、陳佑任“IC封裝製程與CAE應用”,全華,2005。
【27】Coderre Jacques, Flip Chip Technology, 導體科技先進封裝與測試, Dec 2006.
【28】電子技術編輯群,“表面黏著技術(SMT) ”,電子技術出版社,2004年。
【29】李石成撰“BGA錫球之製程研究”,碩士論文,國立成功大學工程科學研究所, 2005年。
【30】謝宗雍,“微電子材料與製程”,電子封裝技術,Page 385-467, 2000年。
【31】Moody Dreiza, Lee Smith,Akito Yoshida and Jonathan Micksuch,
“Stacked Package on Package (PoP) Design Guidelines”, Amkor Technology, Chandler, Arizona, 2005.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top