跳到主要內容

臺灣博碩士論文加值系統

(98.82.140.17) 您好!臺灣時間:2024/09/08 08:23
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:劉蕙綺
研究生(外文):Hui-Chi Liu
論文名稱:多晶片封裝製程專線生產配置之研究
論文名稱(外文):A Study Of Dedicated Production Configuration OfMulti-Chip Packaging Process
指導教授:郭幸民郭幸民引用關係
指導教授(外文):Shin-Ming Guo
學位類別:碩士
校院名稱:國立高雄第一科技大學
系所名稱:運籌管理研究所
學門:商業及管理學門
學類:行銷與流通學類
論文種類:學術論文
論文出版年:2012
畢業學年度:100
語文別:中文
論文頁數:92
中文關鍵詞:流程時間在製品數量整備次數設備利用率機台指派
外文關鍵詞:Machine utilizationJob assignmentMachine set
相關次數:
  • 被引用被引用:1
  • 點閱點閱:315
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
本論文應用在製品投料(Work in process)管制與投單速率(Arrival rate)等條件併存狀態,尋求系統的適當生產配置(Production configuration)之模式與解析方法。研究成果分成三部分;首先,以封裝產業前段製程之黏晶(Die-attaching)站與銲線(Wire-bonding)站作為研究對象,並考量產品種類設計差異、規格限制多元與機台設備資源分配等因素,探討機台整備次數(Setup count)、總流程時間(Process flow time)以及專用機(Dedicated machines)與通用機(General machine)之配置等評估目標,因而解決生產過程中之迴流製程(Re-entrant process)所造成產品製造瓶頸問題。
第二部分詳述產線同時兼顧因不斷發展新型態產品對於通用機的需求以及因量產品對於專用機的仰賴之配置模式(產出量最大化、機台設備利用率最大化、整備次數最小化、在製品數量最佳化、以及總流程時間最小化),並從分析結果探討量產的維持運作與訂單(產出)的持續提升之最適條件以及可縮短產品的生產週期之有效因素。第三部分是以系統模擬軟體Arena建構一套針對多IC封裝(IC-package)前段(黏晶與銲線)製造排程之分析模組,並以五種產品組合、四種機台配置設定情況以及封裝製程特性(以此作為變動參數)等變異納入模擬條件中,提供後續設計人員進行相近研究時之參考依據。
最後,本研究從評估目標受到相關參數之影響程度比較得知,當系統選擇為在製品投料管制與機台數量極少狀態之條件時,此時的在製品數量雖有些微增加,但黏晶通用機之整備次數、總流程時間、以及黏晶與銲線專用機之使用率等有最大數值,此即專線(產線)進行多晶片封裝製造配置之最佳結果。本研究亦驗證,當專用機與通用機台數量經適量調配後使系統整體之效能提升,同時提供實驗研究成果讓製程與設計相關人員以及生產管理者在進行決策時有據可循。
This work presents a simulation result and analytical mode using WIP (work in process) control and arrival rate to investigate an optimization on a dedicated production configuration of multi-chip package. This work is composed of three parts. The first part describes the mainly object whose studies include the die-attaching and wire-bonding processes built in the preceding fabrication of IC-package industry. According to the difference on both the product design and the limit of the multi-specifications, as well as the differental allocation of resources on equipment, an analytical mode is developed to integrate the machine setup counts, the process flow times and the dedicated machine allocations in a predictable production scheduling system. Therefore, a fabrication bottleneck problem emerged from an issue of re-entrant process in IC-package manufacture is solved.
The second part introduces how to investigate both the requirements on the general machines for developing the new type products and the allocation modes on the dedicated machine for mass production. From the study results to know, a most appropriate condition can be predicted with respect to that the product quantities and its order are continually increased as well as the production cycle time is also fully reduced and controlled. In the third part, a package software Arena for simulating the system operations is used to construct an analytical mode for manufacturing scheduling the products with multi-chip package. The analytical mode considers five kinds of product type, four machine allocations and all characteristics of IC-package fabrication. The analytical results are regarded as a good reference for the designers who will investigate the similar cases.
At last, from the comparisons between analytical data with respect to all parameters, it is known a good result on production configuration to fabricate the multi-chip product when the system considers both WIP control and minimum number of machine. At the same time, in spite of that the product quantities on WIP is little to increase, the system has the maximum value in the setup count of the general machines for die-attaching, the process flow time as well as the utilization rate of the dedicated machines for both die-attaching and wire-bonding fabrication. This work is also to verify the system efficiency is enhanced when the quantities of the general and dedicated machines are allocated. Furthermore, the final results provide the evidences and references to let the process designers and the production supervisor to make the strategic importane decision.
摘要 i
ABSTRACT ii
致 謝 iv
目 錄 v
表目錄 vii
圖目錄 viii
第一章 緒論 1
1. 1 研究背景 1
1. 2 研究動機 3
1. 3 研究目的 5
1. 4 研究範圍與限制條件 6
1. 5 研究架構 8
第二章 文獻探討 10
2. 1 多晶片IC封裝製程 10
2.1.1 封裝流程介紹 10
2.1.2 封裝生產特性 12
2.1.3 多晶片堆疊封裝型態概要 14
2. 2 機台配置 16
2.2.1 平行機台 16
2.2.2 機台整備時間 17
2.2.3 專用機及通用機設定 18
第三章 研究設計 20
3. 1 系統設定 20
3. 2 研究方法 26
3.2.1 第一階段實驗設計 27
3.2.2 第二階段實驗設計 29
3. 3 模組建構 31
3.3.1. 產品流程概述 31
3.3.2. 實驗模組參數設定 38
第四章 實驗分析 42
4. 1 第一階段實驗之結果解析 42
4. 2 第二階段實驗之結果解析 48
4. 3 實驗結果討論 58
第五章 結論與後續研究課題 70
5. 1 成果摘要 70
5.1.1 機台配置之結果 71
5.1.2 其它結果之配置 71
5. 2 後續研究課題 72
參考文獻 73
附錄 76
中文部分
1. 陳仕祥,「利用Hybrid模型探討多晶片構裝疲勞壽命之最佳化分析」,國立成功大學工程科學系,碩士論文,2006年。
2. 許浚鳴,「封裝廠植球區之雙機台排程模式」,成功大學工程管理系,碩士論文,2005年。
3. 莊達人,「VLSI製造技術」,高立圖書有限公司,1998年3月,第3-4頁。
4. 李嘉柱與李佳穎,「半導體後段廠之現場生產流程與作業管制條件分析方法探討」,機械工業雜誌,1999年12月,第109-115頁。
5. 林則孟,「IC封裝廠短期生產排程模式」,國科會專題研究計畫成果報告,計畫編號: NSC87-2213-E007-048,1997年08月~1998年07月。
6. 陳棟,「應用類神經網路於半導體封膠製程預測機台效率之研究」,義守大學電機工程學系,碩士論文,2007年。
7. 彭文理,鍾淑馨,楊明賢,楊懿淑,柯文清,陳志強,「IC 製造業前置時間管理之研究(III)」,國科會專題研究計畫成果報告,計畫編號: NSC89-2213-E009-034,1999年08月~2000年07月。
8. 傅俊榮,「多產品迴流生產線製程平衡問題之研究」,國立清華大學工業工程所自動化組,碩士論文,2009年。
9. 許治平,「結合模擬及啟發式解法求解半導體廠機台組態決策」,國立成功大學製造工程研究所,碩士論文,2005年。
10. 高清貴,「考量整備時間與工件動態到達之單機延遲時間分析模型」,國立交通大學,工業工程與管理學系,博士論文,2011年。
11. 田國興,「有設置時間之流程型工廠多階段平行機總排程時間最小化問題」,中原大學工業工程研究所,碩士論文,2000年。
12. 楊士賢,「半導體封裝之排程支援系統」,逢甲大學工業工程學系,碩士論文,2001年。
13. 阮永漢,「系統模擬與基因演算法於完全相同機台排程之應用」元智大學工業工程與管理研究所,碩士論文,2002。
14. 林秋萍,「不同啟發式演算法應用於考量整備時間之單機排程問題之比較」,國立成功大學工業與資訊管理學系,碩士論文,2009。

英文部分
1. William D. C., “Materials science and engineering”, John Wiley & Sons, Inc., New York, pp. 740-752, 1994.
2. Salvador. M. and S., “ A Solutioln to A Special Case of Flow-shop Scheduling Problems,” In S.E. Elmaghraby (ed.), Symposium of the Theory of scheduling and Applications, pp. 83-91, 1973.
3. Wittrock, R. J., “An adaptable Scheduling Algorithm for Flexible Flow Lines,” Operations Research 33 (4), pp. 445-453, 1988.
4. Garey, M.R. and Johnson, D.S., “Computers and Intractability: A Guide to the Theory of NP-completeness,” Freeman, San Francisco, 1979.
5. Cheng, T.C.E., Chen, Z.L., Kovalyov, M.Y. and Lin, B.M.T., “Parallel-machine batching and scheduling to minimize total completion time,” IIE Transactions, Vol. 28, pp. 953-956, 1996.
6. Lee, K. M. and Yamakawa, T., “A genetic algorithm for general machine scheduling problems”, Second International Conference on Knowledge-Based Intelligent Electronic Systems, pp. 60-66, 1998.
7. Lin, H.T. and Lia, C. J., “A case study in a two-stage hybrid flow shop with setup time and dedicated machines”, Int. J. Production Economics 86, pp. 133-143, 2003.
8. Umi Kalsom Yusof, Safaai Deris, ”Optimizing Machine Utilization in Semiconductor Assembly Industry using Constraint-Chromosome Genetic Algorithm.”, IEEE Information Technology (ITSim), International Symposium in, Vol.2, pp. 601-606, 2010.
9. Gupta, J. N. D., “Two —Stage Hybrid Flow shop Scheduling Problem,” Journal of the Operation Research Society, Vol. 39, No. 4, pp. 359-364, 1988.
10. Gupta, J. N. D. and E. A. Tunc, “Scheduling For a Two-Stage Hybrid Flow shop with Parallel Machines at the Second Stage,” I J P R Vol. 29, No. 7, pp. 1489-1502, 1991.
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊