跳到主要內容

臺灣博碩士論文加值系統

(35.175.191.36) 您好!臺灣時間:2021/08/01 01:02
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

: 
twitterline
研究生:陳柏憲
研究生(外文):Chen, Pohsien
論文名稱:10位元非對稱式類比數位轉換器之研究
論文名稱(外文):The Study of 10-bit Asymmetric Analog-to-Digital Converter
指導教授:杜日富杜日富引用關係
指導教授(外文):Tu, Jihfu
口試委員:賴柏洲陳智湧
口試委員(外文):Lai, PochouChen, Chihyung
口試日期:2012-07-02
學位類別:碩士
校院名稱:聖約翰科技大學
系所名稱:電子工程系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2012
畢業學年度:100
語文別:中文
論文頁數:78
中文關鍵詞:兩階段式類比數位轉換器快閃式類比數位轉換器管線式類比數位轉換器
外文關鍵詞:Two-steps ADCFlash ADCPipelined ADC
相關次數:
  • 被引用被引用:0
  • 點閱點閱:161
  • 評分評分:
  • 下載下載:14
  • 收藏至我的研究室書目清單書目收藏:0
於近來被開發的新穎類比數位轉換器(analog to digital converter , ADC)大多數以快閃式類比數位轉換器或管線式類比數位轉換器為主,並且為該架構再加以改良,以達到提升該類比數位轉換器效能的目的。本論文是利用兩階段式類比數位轉換器(two-steps ADC)的電路架構概念為基礎,結合管線式類比數位轉換器(pipelined ADC)與快閃式類比數位轉換器(flash ADC)的架構,並設計出一個操作電壓為3.3V、解析度為10位元且取樣頻率為150MHz的類比數位轉換器。
為分析其效能,則是藉由不同類型位元的管線式類比數位轉換器對快閃式類比數位轉換器的組合,分別為6:4、5:5、4:6不同的位元組合,而產生的不同結果加以探討,得到最佳化之類比數位轉換器。
於10位元的類比數位轉換器時,考量到成本效益的情況下,以6位元管線式對4位元快閃式的類比數位轉換器架構為佳,因為所需的電晶體數量最少。在不考量成本效益的情況下,則以5位元管線式對5位元快閃式的類比數位轉換器架構轉換速度較快。

In the recent, several researches investigated the performance improvement to analog-to-digital converters (ADC), the most novel ADC are completed and improved via the flash or pipelined ADC to improve the converter’s performance. On the reason, it drives we the idea to combine the flash- and pipelined-ADC to accomplish two-stage architecture of ADC, which is a novel and feasible analog-to-digital converter to work in high speed world.
In this thesis, the hybrid ADC has 10-bit and works at 150 MHz when the voltage is 3.3V. For the performance analysis, we simulate different kinds of structure in the various rations of bits for flash- vs. pipelined-ADC, respectively such as 6:4, 5:5, and 4:6.
For 10-bit analog to digital converter, taking into consideration the circumstances, the 6-bit pipelined ADC and 4-bit flash ADC architecture is better, because the transistors required the least number. Does not consider it, the 5-bit pipelined ADC and 5-bit flash ADC architecture is best, because it conversion speed is faster than the 6-bit pipelined ADC and 4-bit flash ADC architecture.
論 文 摘 要
ABSTRACT
誌 謝
目錄
圖目錄
表目錄
第一章 緒論
1.1前言
1.2研究動機
1.3研究目的
1.4論文架構
第二章 相關研究
2.1 常見的類比數位轉換器介紹
2.1.1 快閃式類比數位轉換器
2.1.2 兩階段式類比數位轉換器
2.1.3 管線式類比數位轉換器
2.1.4 逐漸逼近式類比數位轉換器
2.2 類比數位轉換器設計之相關參數
2.3 各類轉換器的比較與應用
第三章 10位元非對稱式類比數位轉換器電路設計
3.1 參考設計的類比數位轉換器架構
3.2 10位元非對稱式類比數位轉換器電路的架構
3.3 各區塊電路之說明
3.3.1 管線式之區塊
3.3.2 快閃式之區塊
3.3.3 整合區塊
第四章 電路佈局與模擬分析
4.1 使用工具與平台的介紹
4.2 各區塊電路佈局與模擬分析
4.2.1 管線式之區塊
4.2.2 快閃式之區塊
4.2.3 整合區塊
4.3 10位元非對稱式類比數位轉換器電路佈局模擬與分析
4.3.1 6位元管線式與4位元快閃式類比數位轉換器
4.3.2 5位元管線式與5位元快閃式類比數位轉換器
4.3.3 4位元管線式與6位元快閃式類比數位轉換器
第五章 結論與未來發展
5.1 結論
5.2 未來發展
參考文獻

[1]. 王炳聰、王瑋民/編著 “數位系統設計”,高立圖書公司,新北市,10,2008。
[2]. 李志豪、周懷樸 “二階管線化迴圈式類比數位轉換器之研究”,碩士論文,國立清華大學,新竹,2009。
[3]. 李長霖、王啟林 “使用表面回應法最佳化六位元快閃式類比數位轉換器”,碩士論文,逢甲大學,台中,2008。
[4]. 林志昇、李蒼松 “互補金氧半低功率完全快閃式類比對數位轉換器之研究”,碩士論文,國立雲林科技大學,雲林,2003。
[5]. 林佳慶、郭泰豪 “低功率10位元80MSPS導管式類比/數位轉換器之設計與實作”,碩士論文,國立成功大學,台南,2008。
[6]. 林其賢、劉紹宗 “高效能六位元類比數位轉換器”,碩士論文,逢甲大學,台中,2004。
[7]. 唐正哲、盧志文 “管線式類比數位轉換器設計”,碩士論文,國立暨南國際大學,南投,2008。
[8]. 張揚紋、翁若敏 “低功率八位元循環式類比數位轉換器”,碩士論文,國立東華大學,花蓮,2010。
[9]. 郭永仁、杜日富 “為A/D轉換器設計防時脈跳動電路”,碩士論文,聖約翰科技大學,新北市,2009。
[10]. 郭永仁、林祺峰、杜日富 “IEEE 1451中STIM的ADC設計”,2008系統雛形與電路設計創新應用研討會,2008。
[11]. 陳宏義、利慶榮/譯 長喬芳行/編著 “A-D/D-A轉換電路設計”,全華科技圖書公司,台北,03,1999。
[12]. 陳耀鵬、張原豪、余昌峰 “以管線式為架構設計高速類比數位轉換器”,碩士論文,朝陽科技大學,台中,2005。
[13]. 黃于芸、謝明得、許明華 “ 10位元50MHz取樣頻率之CMOS管流式類比數位轉換器”,碩士論文,國立雲林科技大學,雲林,2004。
[14]. 楊澤龍、李順裕 “應用於微刺激系統之電流自我校正八位元逐漸趨近是類比數位轉換器”,碩士論文,國立中正大學,嘉義,2005。
[15]. 廖裕評、陸瑞強/編著 “Tanner Pro積體電路設計與佈局實習”,全華科技圖書公司,台北,09,2005。
[16]. 趙基程、翁若敏 “應用於電流模式類比至數位轉換器之高摺疊率摺疊放大器”,碩士論文,國立東華大學,花蓮,2006。
[17]. 劉傳璽、陳進來 “半導體元件物理與製程:理論與實務”,五南圖書出版股份有限公司,台北,01,2006。
[18]. 劉艷艷、張為/譯 R. Jacob Baker/編著 “CMOS IC設計、佈局與模擬 II ”,五南圖書出版股份有限公司,台北,03,2010。
[19].顏培仁、吳明瑞/譯 M. Morris Mano/編著 “數位邏輯設計”,滄海書局,台中,12,2002。
[20]. 歐福源、劉良俊/譯 Fredrick W. Hughes/編著 “運算放大器手冊”,全華科技圖書公司,台北,04,1999。
[21]. 盧佑銘/編著 “積體電路設計: Tanner Tools L-Edit ”,台科大圖書公司,新北市,11,2000。
[22]. 盧佑銘/編著 “Tanner Pro積體電路設計與佈局實習”,台科大圖書公司,新北市,05,2007。
[23]. 蕭如宣/編著 “VHDL數位電路設計”,儒林圖書公司,台北,02,2002。
[24]. 謝永瑞/編著 “VLSI概論”,全華科技圖書公司,台北,12,2008。
[25]. 顏培仁、吳明瑞/譯 M. Morris Mano/編著 “數位邏輯設計”,滄海書局,台中,12,2002。
[26]. 羅立狄、李蒼松 “基於半葛雷碼的低電壓互補金氧半快閃式類比數位轉換器之設計”,碩士論文,國立雲林科技大學,雲林,2003。
[27]. E. McCarthy, “Design and layout of Telescopic Operational Transconductance Amplifier,” University of Maine, May 9, 2003.
[28]. H. Y. Lee and S. I. Liu, “ A 140MS/s 10-bit Pipelined ADC with a Folded S/H Stage,” in Proc. IEEE International Symposium on Circuits and Systems, 2009. ISCAS 2009. May 24-27 2009, pp. 976 – 979.
[29]. H. Y. Lee, and S. I. Liu, “A 10-bit 100MS/s Pipelined ADC in 0.18μm CMOS Technology,” in Proc. of IEEE Int. SOC Conf., Sep. 2007, pp. 2 – 5.
[30]. J. Terada, Y. Matsuya, F. Morisawa, and Y. Kado, “8-mW, 1-V, 100-MSPS, 6-BIT A/D Converter Using A Transconductance Latched Comparator,” in Proc. of the Second IEEE Asia Pacific Conference on ASICs, 2000. AP-ASIC 2000. Aug. 28-30. 2000, pp.53 – 56.
[31]. K. H. Abed, and S. B. Nerurkar, “High Speed Flash Analog-to-Digital Converter,” in Proc. 48th Midwest Symposium on Circuits and Systems, 2005. 7-10 Aug. 2005, pp. 275 – 278.
[32]. M. Ramalatha, A. P. Karthick, S. Karthick, and K. Muralikrishnan, “ A High Speed 12-Bit Pipelined ADC Using Switched Capacitor And Fat Tree Encoder,” in Proc. International Conference on, Advances in Computational Tools for Engineering Applications, 2009. ACTEA '09. Jul. 15-17. 2009, pp. 391 – 395.

QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊