跳到主要內容

臺灣博碩士論文加值系統

(35.172.136.29) 您好!臺灣時間:2021/08/02 05:16
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:洪豪鑫
研究生(外文):Hao-Hsin Hung
論文名稱:陀螺儀用之時間延遲偵測器
論文名稱(外文):A Delay Time to Digital Converter for Gyroscope
指導教授:邱弘緯邱弘緯引用關係
指導教授(外文):Hung-Wei Chiu
口試委員:許晉瑋陳筱青黃國威
口試委員(外文):Jin-Wei ShiHsiao-Chin ChenGuo-Wei Huang
口試日期:2012-07-17
學位類別:碩士
校院名稱:國立臺北科技大學
系所名稱:電腦與通訊研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2012
畢業學年度:100
語文別:中文
論文頁數:82
中文關鍵詞:鎖相迴路陀螺儀
外文關鍵詞:PLLGyroscope
相關次數:
  • 被引用被引用:0
  • 點閱點閱:169
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
陀螺儀是一種用來維持與感測方向的一種儀器,是利用角動量守恆所設計出來的。而陀螺儀依分類主要可以分為傳統機械式陀螺儀、微機電陀螺儀和光纖陀螺儀。本論文為了改善微機電陀螺儀輸出抗阻較大的缺點,我們採用光纖陀螺儀架構的想法使兩訊號產生相位差,在經過我們所設計的晶片輸出頻率,可以推算出物體轉動的方向與速度。
在本論中,我們使用了台積電零點一八微米金氧半製程實現了雙模式鎖延遲迴路晶片。模式一為鎖相迴路,是為了根據實驗結果來比較兩模式之間的優劣。模式二為鎖延遲迴路,利用偵測時間延遲的電路做為一個創新的陀螺儀。


A gyroscope is a device for measuring or maintaining orientation, based on the principles of angular momentum. There are three types of gyroscope: conventional gyroscope, MEMS gyroscope and fiber optic gyroscope. This thesis will improve the output impedance which is large in MEMS gyroscope. We take the ideas of fiber optic gyroscope to generate the phase error of two signals. We take the phase error signal as source signal. The chip will generate the output frequency. Finally, we can detect the orientation.
A dual mode Pulse Width Locked Loop is realized in TSMC 0.18-um process and presented in this thesis. The mode one is Phase Locked Loop, we compare advantages and shortcomings in these two mode according to the measurement results. The mode two is Pulse Width Locked Loop which can detect the delay time to be an innovative architecture of gyroscope.


目錄

中文摘要 i
ABSTRACT ii
目錄 iv
表目錄 vi
圖目錄 vii
第一章 緒論 1
1.1 研究動機 1
1.2 各章簡介 2
第二章 鎖相迴路 3
2.1 鎖相迴路簡介 3
2.1.1 相位頻率偵測器 4
2.1.2 電荷幫浦 6
2.1.3 迴路濾波器 8
2.1.4 二階鎖相迴路 9
2.1.5 三階鎖相迴路 10
2.1.6 壓控震盪器 12
2.1.7 頻率除法器 15
2.2 鎖相迴路之迴路分析 16
2.3 鎖相迴路之工作原理 21
第三章 雙模式鎖延遲迴路架構與設計 23
3.1 雙模式鎖延遲迴路簡介 23
3.2 電路模擬 27
3.2.1 脈寬產生器 27
3.2.2 相位頻率偵測器 28
3.2.3 脈寬偵測器 31
3.2.4 控制電路 35
3.2.5 電荷幫浦 37
3.2.6 迴路濾波器 39
3.2.7 壓控震盪器 41
3.2.8 頻率除法器 48
3.2.9 晶片模擬 51
3.3 規格表 55
第四章 晶片量測 56
4.1 晶片佈局與量測環境 56
4.2 模式一鎖相迴路 59
4.3 模式二鎖延遲迴路 62
4.4 總結 69
第五章 陀螺儀 71
5.1 傳統機械式陀螺儀 71
5.2 微機電與光纖陀螺儀 73
5.3 陀螺儀用之時間延遲偵測器 76
第六章 結論及展望 80
6.1 結論 80
6.2 未來展望 80
參考文獻 81



[1] Kho, J.; Loh, C.I.; Wui Hung Moo; Chee Seong Fong; Man On Wong., “Extended analysis of SSN effect on phase-locked loop (PLL) circuit,” Electrical Design of Advanced Packaging & Systems Symposium, 2009. (EDAPS 2009). IEEE, Page(s): 1 – 4, 2009.
[2] Zhuo Zhang; Woogeun Rhee; Zhihua Wang., “A wide-tuning quasi-type-I PLL with voltage-mode frequency acquisition aid,” Circuits and Systems (ISCAS), 2011 IEEE International Symposium on, Page(s): 474 – 477, 2011.
[3] Bonfanti, A.; De Caro, D.; Grasso, A.D.; Pennisi, S.; Samori, C.; Strollo, A.G.M. “A 2.5-GHz DDFS-PLL With 1.8-MHz Bandwidth in 0.35- m CMOS,” IEEE Journal of Solid-State Circuits, Volume: 43 , Issue: 6 , Page(s): 1403 – 1413, 2008.
[4] Kyoungho Woo; Yong Liu; Eunsoo Nam; Donhee Ham., “Fast-Lock Hybrid PLL Combining Fractional- N and Integer-N Modes of Differing Bandwidths,” Solid-State Circuits, IEEE Journal of, Volume: 43, Page(s): 379 – 389, 2008.
[5] 劉深淵‧楊清淵,鎖相迴路,台中,滄海書局,2008。
[6] Myoung-Su Lee; Tae-Sik Cheung; Woo-Young Choi., “A novel charge pump PLL with reduced jitter characteristics,” VLSI and CAD, 1999. ICVC ''99. 6th International Conference on, Page(s): 596 – 598, 1999.
[7] 汪永晉,鎖相迴路應用於雙通道QCM感測晶片及Web監測平台設計,國立臺北科技大學電腦通訊研究所,台北,2010。
[8] Fei You; Songbai He., “Analysis of third-order charge pump PLL,” Communications, Circuits and Systems, 2004. ICCCAS 2004. 2004 International Conference on, Volume: 2, Page(s): 1372 – 1376, 2004.
[9] Craninckx, J.; Steyaert, M., ” Low-noise voltage-controlled oscillators using enhanced LC-tanks,” Circuits and Systems II: Analog and Digital Signal Processing, IEEE Transactions on, Volume: 42, Page(s): 794 – 804, 1995.
[10] Goel, A.; Rylyakov, A.; Ainspan, H.; Friedman, D., “A compact 6 GHz to 12 GHz digital PLL with coupled dual-LC tank DCO,” VLSI Circuits (VLSIC), 2010 IEEE Symposium on, Page(s): 141 – 142, 2010.
[11] Kuo-Hsing Cheng; Tse-Hua Yao; Shu-Yu Jiang; Wei-Bin Yang., “Electronics, Circuits and Systems,” 2001. ICECS 2001. The 8th IEEE International Conference on “Volume: 1, Page(s): 43 – 46 . 2001.
[12] Song Ying; Wang Yuan; Jia Song; Zhao Baoying; Ji Lijiu., ” Design of low jitter adaptive-bandwidth charge pump PLL with passive filter,” ASIC, 2007. ASICON ''07. 7th International Conference on, Page(s): 319 – 322, 2007.
[13] Sin-Jhih Li; Hsieh-Hung Hsieh; Liang-Hung Lu., “A 10 GHz Phase-Locked Loop With a Compact Low-Pass Filter in 0.18 mu m CMOS,” Microwave and Wireless Components Letters, IEEE, Volume: 19, Page(s): 659 – 661, 2009.
[14] Xuan Wu; Wen Sun; Zuotian Chen; Longxin Shi., ” A low noise CMOS wideband PLL with a new AAC LC-VCO,” ASIC, 2005. ASICON 2005. 6th International Conference On, Page(s): 539 – 543, 2005.
[15] 陀螺儀,http://zh.wikipedia.org/zh-tw/陀螺儀
[16] 機械式陀螺儀,http://bbs.ednchina.com/BLOG_ARTICLE_42480.HTM
[17] 進動示意圖,http://zh.wikipedia.org/進動
[18] 光纖陀螺儀,http://zh.wikipedia.org/zh-hant/光纖陀螺儀
[19] 游俊坤,光纖陀螺儀,光電科學研究所,國立中央大學,桃園,2003。
[20] Temporiti, E.; Albasini, G.; Bietti, I.; Castello, R.; Colombo, M.. ” A 700-kHz bandwidth ΣΔ fractional synthesizer with spurs compensation and linearization techniques for WCDMA applications. “Solid-State Circuits, IEEE Journal of Volume: 39 , Issue: 9, Page(s): 1446 – 1454.
[21] Meninger, S.E.; Perrott, M.H.. “A 1-MHZ bandwidth 3.6-GHz 0.18-μm CMOS fractional-N synthesizer utilizing a hybrid PFD/DAC structure for reduced broadband phase noise,” Solid-State Circuits, IEEE Journal of Volume: 41 , Issue: 4, Page(s): 966 – 980.
[22] Swaminathan, A.; Wang, K.J.; Galton, I., “A Wide-Bandwidth 2.4 GHz ISM Band Fractional-N PLL With Adaptive Phase Noise Cancellation,” Solid-State Circuits, IEEE Journal of Volume: 42 , Issue: 12, Page(s): 2639 – 2650.


QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 24.楊景堯〈兩岸國初中歷史教科書比較研究〉,《歷史月刊》第177期,頁121-129,民91。
2. 23.葉煬彬〈國民中學社會學科新舊課程標準比較研究〉,《中學教育學報》第4期,民86。
3. 23.葉煬彬〈國民中學社會學科新舊課程標準比較研究〉,《中學教育學報》第4期,民86。
4. 23.葉煬彬〈國民中學社會學科新舊課程標準比較研究〉,《中學教育學報》第4期,民86。
5. 23.葉煬彬〈國民中學社會學科新舊課程標準比較研究〉,《中學教育學報》第4期,民86。
6. 20.張勝彥〈國中「認識臺灣」歷史篇教材綱要之研訂與編寫〉,《人文及社會學科教學通訊》第7卷第5期,民86。
7. 20.張勝彥〈國中「認識臺灣」歷史篇教材綱要之研訂與編寫〉,《人文及社會學科教學通訊》第7卷第5期,民86。
8. 20.張勝彥〈國中「認識臺灣」歷史篇教材綱要之研訂與編寫〉,《人文及社會學科教學通訊》第7卷第5期,民86。
9. 20.張勝彥〈國中「認識臺灣」歷史篇教材綱要之研訂與編寫〉,《人文及社會學科教學通訊》第7卷第5期,民86。
10. 17.游家政〈九年一貫課程綱要總綱的理念與架構〉,《教師天地》第102期,民88。
11. 17.游家政〈九年一貫課程綱要總綱的理念與架構〉,《教師天地》第102期,民88。
12. 17.游家政〈九年一貫課程綱要總綱的理念與架構〉,《教師天地》第102期,民88。
13. 17.游家政〈九年一貫課程綱要總綱的理念與架構〉,《教師天地》第102期,民88。
14. 15.徐雪霞〈中學歷史教科書的歷史意識分析-以國初中本國史為例〉,《教育研究資訊》,第2卷第3期,頁123-137,民83。
15. 15.徐雪霞〈中學歷史教科書的歷史意識分析-以國初中本國史為例〉,《教育研究資訊》,第2卷第3期,頁123-137,民83。