跳到主要內容

臺灣博碩士論文加值系統

(18.205.192.201) 您好!臺灣時間:2021/08/05 10:55
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果 :::

詳目顯示

我願授權國圖
: 
twitterline
研究生:周長毅
研究生(外文):Chang-I Chou
論文名稱:高轉換比返馳式轉換器與快速暫態降壓轉換器之研製
論文名稱(外文):Design and Implementation of High Conversion Ratio Flyback Converter and Fast Transient Response Buck Converter
指導教授:陳建中陳建中引用關係黃育賢
指導教授(外文):Jiann-Jong ChenYuh-Shyan Hwang
口試委員:郭建宏宋國明
口試委員(外文):Chien-Hung KuoGuo-Ming Sung
口試日期:2012-07-12
學位類別:碩士
校院名稱:國立臺北科技大學
系所名稱:電腦與通訊研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2012
畢業學年度:100
語文別:中文
論文頁數:92
中文關鍵詞:高轉換比數位控制脈波頻率調變返馳式轉換器快速暫態響應虛擬電感電流磁滯控制降壓轉換器
外文關鍵詞:high conversion ratiodigitally controlledPFMflyback converterfast transient responsepseudo inductor currenthysteresis controlbuck converter
相關次數:
  • 被引用被引用:2
  • 點閱點閱:140
  • 評分評分:
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
論文第一部份,提出一個使用零電流切換技術的極低壓高轉換比返馳式轉換器。在本段論文中提出使用變壓器和零電流切換技術的返馳式轉換器,藉由變壓器儲能與升壓的特性和零電流切換技術的控制電路,使得微小的輸入電壓能有效率的提升至可用的輸出範圍。電路使用台灣積體電路公司零點一八微米單層多晶矽六層金屬互補式金屬氧化物半導體製程來實現,晶片面積分別為1.19x 1.18 mm2 (含PADs)。
論文第二部份,提出一個使用虛擬電感電流磁滯控制具有快速暫態響應之降壓轉換器。在此設計中使用適應式三角波產生器,使用工作週期訊號可以產生一個與電感電流相似的電壓波形。此架構使用一個運算放大器便能得到全電流感測的功能,此外還擁有設計簡單、低晶片面積、快速暫態響應等優點。電路使用台灣積體電路公司零點一八微米單層多晶矽六層金屬互補式金屬氧化物半導體製程來實現,晶片面積為1.19 x 1.03 mm2 (包含PADs)。


In the first part of this thesis, we present an ultra-low input flyback converter with wide conversion ratio utilizing zero-current switching technique. In this part, the flyback converter which consists of control circuit utilizing zero-current switching technique and transformer is proposed. By using the features of the transformer that are energy storage and voltage transform and collocating with control circuit, the ultra-low input voltage can transfer to available output voltage efficiently. The proposed flyback converter has been fabricated with TSMC 0.18μm CMOS 1P6M process, the total chip area is 1.19 x 1.18 mm2 with PADs.
In the second part of this thesis, we present a fast transient response buck converter utilizing pseudo inductor current hysteresis control. Adaptive voltage ramp generator which can generate a voltage signal similar to inductor current is used in the design by utilizing duty cycle signal. This circuit can achieve full cycle current-sensing by using one operational amplifier merely. Others advantages of the proposed converter are simple design, low chip area, and fast transient response. The proposed buck converter has been fabricated with TSMC 0.18μm CMOS 1P6M process, the total chip area is 1.19 x 1.03mm2 with PADs.


中文摘要 i
ABSTRACT ii
誌謝 iii
表目錄 vii
圖目錄 viii
第一章 緒論 1
1.1 相關研究發展近況 1
1.2 研究動機與目的 4
1.3 論文架構 5
第二章 切換式直流-直流轉換器介紹 6
2.1 切換式降壓轉換器操作原理 6
2.1.1 連續導通模式之穩態分析 7
2.1.2 不連續導通模式之穩態分析 11
2.1.3 邊界模式之穩態分析 13
2.2 返馳式轉換器之工作原理 15
2.2.1 連續導通模式之穩態分析 18
2.2.2 不連續導通模式之穩態分析 21
2.2.3 邊界模式之穩態分析 24
2.3 直流-直流轉換器之規格與定義 26
2.3.1 輸出電壓漣波 26
2.3.2 效率 26
2.3.3 暫態響應 28
2.3.4 線性調節率 30
2.3.5 負載調節率 30
第三章 零電流切換高轉換比返馳式轉換器 31
3.1 電路架構 32
3.1.1 致能電路 32
3.1.2 壓控震盪器 33
3.1.3 數位控制震盪器與單穩態觸發電路 34
3.1.4 四位元上下數計數器 36
3.1.5 頻率控制電路 37
3.1.6 驅動電路 38
3.2 電路模擬 40
3.2.1 行為模擬 40
3.2.2 HSPICE模擬 45
3.3 整體電路佈局與實測結果 51
3.3.1 整體電路之晶片佈局 51
3.3.2 晶片腳位分配與定義 52
3.3.3 量測環境與方法 55
3.3.4 量測結果 57
第四章 虛擬電感電流磁滯控制降壓轉換器 58
4.1 電路架構 59
4.1.1 迴路補償 59
4.1.2 適應式三角波產生器 61
4.1.3 類比加法電路 63
4.1.4 電壓比較電路 64
4.1.5 非重疊電路 65
4.1.6 驅動電路 66
4.2 電路模擬 67
4.2.1 行為模擬 67
4.2.2 HSPICE模擬 70
4.2.3 穩定度分析 74
4.3 整體電路佈局與實測結果 76
4.3.1 整體電路之晶片佈局 76
4.3.2 晶片腳位分配與定義 77
4.3.3 量測環境與方法 80
4.3.4 量測結果 83
第五章 結論與未來展望 89
5.1 結論 89
5.2 未來展望 89
參考文獻 91


[1]呂紹鴻,CMOS低壓降線性穩壓器設計與實作,國立台灣大學,電子工程研究所,碩士論文,臺北,2005。
[2]陳彥名,新型電流模式直流-直流降壓轉換器與負電壓低壓降電壓調整器之研製,國立臺北科技大學,電腦與通訊研究所,碩士論文,臺北,2007。
[3]李新通,低電源雜訊之電流/電壓轉換線性穩壓積體電路研製,國立臺北科技大學,電腦與通訊研究所,碩士論文,臺北,2007。
[4]林明憲,低功率CMOS電壓調整器之研製,國立臺北科技大學,電腦與通訊研究所,碩士論文,臺北,2008。
[5]杜宜融,單電感雙輸出降壓轉換器與D類放大器設計,國立臺北科技大學,電腦與通訊研究所,碩士論文,臺北,2008。
[6]E. J. Carlson, K. Strunz, and B. P. Otis, “A 20 mV input boost converter with effi-cient digital control for thermoelectric energy harvesting” IEEE J. Solid-State Circuits, vol. 45, no. 4, pp. 741-750, April 2010.
[7]K. R. Yogesh and P. C. Anantha, “A battery-less thermoelectric energy harvesting interface circuit with 35 mV startup voltage” IEEE J. Solid-State Circuits, vol. 46, no. 1, pp. 333-341, January 2011.
[8]粱適安 編著,交換式電源供應器之理論與實務設計,全華書局,2001。
[9]I. D. Jitaru, “High efficiency flyback converter using synchronous rectification,” in 17th Annual IEEE on Applied Power Electronics Conf., March 2002, vol. 2, pp. 867-871.
[10]W. Yuan, X. C. Huang, J. M. Zhang and Z. M. Qian, “A novel soft switching fly-back converters with synchronous rectification,” in IEEE. Power Electronics and Motion Control Conf., May 2009, vol.2, pp. 551-555.
[11]M. T. Zhang, M. M. Jovanovic and F. C. Lee, “Design considerations and perfor-mance evaluations of synchronous rectification in flyback converters,” IEEE Trans. Power Electronics, vol. 13, no. 3, pp. 538-546, May 1998.
[12]C. F. Lee and Philip K. T. Mok, “A monolithic current-mode CMOS DC-DC con-verter with on-chip current-sensing technique” IEEE J. Solid-State Circuits, vol. 39, no. 1, January 2004.
[13]Y. Ma, H. Wang, G. Chen, and F. Qu, “A novel method for smooth transition in step-up/step-down DC-DC converter,” in IEEE International Conference of Elec-tron Devices and Solid-State Circuits, 2009, pp.95-98.
[14]盧銘祥,使用脈波寬度調變與磁滯電壓平方控制技術之1V以下直流-直流降壓轉換器,碩士論文,國立臺北科技大學,臺北,2010。
[15]R. W. Erickson, Fundamental of Power Electronics, Norwell, MA, Kluwer Aca-demic Punishers, 1999.
[16]S. Y. H. Lee, S. J. Wang, and K. H. Chen, “Quadratic differential and integration technique in V2 control buck converter with small ESR Capacitor,” IEEE Trans. Power Electronics, vol. 25, no. 4, pp. 829-838, April 2010.
[17]陳志強,主動式電流感測電路之磁滯電流控制降壓/降升壓轉換器,國立臺北科技大學,電腦與通訊研究所,碩士論文,臺北,2006。
[18]D. W. Hart 著,王順忠 譯,電力電子學,臺灣東華,民87年。
[19]J. P. Uyemura, “Introduction to VLSI circuits and systems”, Atlanta, GA April, 2001.
[20]C. J. Chang, and T. H. Liu, “Bidirectional current-mode capacitor multipliers for on-chip compensation,” IEEE Trans. Power Electronics, vol. 23, no. 1, pp. 180-188, January 2008.
[21]F. Wang, J. Xu, and B. Wang, “Comparison study of switching DC-DC converter control techniques,” in Proc. International Conference on Circuits and Systems, June 2006, pp. 2713-2717.
[22]C.-C. Wang, ‘‘Low-power small-area digital I/O cell,’’ IEEE Trans. Circuits and Systems II, Express Briefs, vol. 52, no. 8, pp. 508-511, August 2005.
[23]C.-Y. Hsieh and K.-H. Chen, “Adaptive pole-zero position (APZP) technique of regulated power supply for improving SNR,” IEEE Trans. Power Electronics, vol. 23, no. 6, pp. 2949–2963, November 2008.


QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊