(3.226.72.118) 您好!臺灣時間:2021/05/13 07:22
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:胡力得
研究生(外文):Hu, Li-Te
論文名稱:基於易碎型浮水印之矽智財驗證與竄改偵測
論文名稱(外文):Fragile Watermarking for IP Authentication and Temper Detection
指導教授:蒲鈺琪
指導教授(外文):Pu, Yu-Chi
口試委員:郭逸平顏錦柱蔡文昌林明宏
口試委員(外文):Kuo, I-PienYen, Chin-ChuTsai, Wen-ChangLin, Ming-Hung
口試日期:2013-01-31
學位類別:碩士
校院名稱:遠東科技大學
系所名稱:電機工程研究所
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2013
畢業學年度:101
語文別:中文
論文頁數:44
中文關鍵詞:矽智財數位浮水印有限狀態機驗證
外文關鍵詞:Intellectual PropertyDigital WatermarkingFinite State MachineAuthentication
相關次數:
  • 被引用被引用:0
  • 點閱點閱:128
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:4
  • 收藏至我的研究室書目清單書目收藏:0
隨著電腦科技的發展,電腦、網路、數位相機普及快速,對於數位產品的智慧財產權保護越來越受到重視,其中數位浮水印的防偽技術受到越來越多人關注。由於大部分數位浮水印的研究是以強韌型浮水印為主,雖然強韌型是可以有效的保護智慧財產權,但是強韌型對於偵測竄改偵測這方面是比較欠缺的。為了解決偵測IP是否被竄改的問題以及減少嵌入浮水印後的消耗,本論文採用易碎型浮水印方式保護矽智財(Intellectual Property;IP)。本文提出一種嵌入易碎型浮水印保護IP的方式,在不增加面積與消耗功率為前提,利用有限狀態機(Finite State Machine;FSM)的狀態轉移資訊(輸入/輸出),將易碎型浮水印嵌入在狀態轉移的輸出位元上。最後,我們將提出1位元與2位元方式,在IWLS’93上執行各別進行嵌入浮水印長度16位元與32位元所消耗的時間測試,實驗結果證明所提出方法的可行性。
With the development of technology, the equipment of computer, network and digital camera is popular, so the copyright protection of digital product is more and more important. Digital watermarking technology provides a solution for copyright protection and authentication. As most research of the copyright protection is on robust watermarking, while fragile watermarking attracts less attention. Robust watermarking can detect the malicious attacks, but it cannot resolve the temper proofing problem. Relatively, fragile watermarking can solve the authentication problem by detecting the temper. This thesis adopts the fragile watermarking to protect the Intellectual Property (IP). We proposes a method by embedding the watermark bits in the IP data without increasing the size and power consumption of electrical circuits. By recording the input/output information of state transitions in the finite state machine (FSM), we can get the key information of fragile watermarking. Finally, we realize the proposed algorithm on the IWLS’93 dataset, and measure the embedding time with respect to different length of watermark bits (16-bit and 32-bit). The experimental results show the feasibility of the proposed method.
誌 謝 I
摘要 II
ABSTRACT III
目錄 IV
表目錄 VI
圖目錄 VII
第一章 緒論 1
1.1前言 1
1.2文獻回顧 1
1.3研究動機與目的 2
1.4論文架構 3
第二章 數位浮水印介紹 4
2.1數位浮水印介紹 4
2.1.1數位浮水印的特性 4
2.1.2嵌入數位浮水印的基本原理 5
2.2數位浮水印類型 7
2.2.1強韌型浮水印 8
2.2.2易碎型浮水印 8
2.3矽智財浮水印介紹 12
2.3.1矽智財的保護 12
第三章 IP保護之數位浮水印 14
3.1設計電路結構之強韌型浮水印保護IP方式 14
3.2強韌型浮水印保護IP方式 19
3.3增強型強韌型浮水印IP方式 23
3.4易碎形浮水印保護IP方式 26
3.5浮水印強韌性分析 28
第四章 易碎形浮水印保護IP方法與系統軟體架構 30
4.1易碎形浮水印保護IP方法 30
4.2系統發展平台 32
4.3實驗方法及步驟 32
4.4浮水印擷取架構 34
第五章 實驗結果 35
5.1實驗結果與討論 35
第六章 結論與未來工作 40
參考文獻 41
附錄A有限狀態機 43

[1]王旭正、柯建軒,“資訊媒體安全 偽裝學與數位浮水印”,博碩文化。
[2]郝林、趙翔,“數位浮水印綜述”,計算機工程與設計,第27卷,第11期,第1946-1950頁,2006年6月。
[3]李東曉、鄭傳、張明,“IP芯浮水印技術研究進展”,電路學系統學報,2007年8月。
[4]張明昌、婁德權、劉江龍,“運用影像特徵於數位元浮水印之研究”,國防大學中正理工學院,2005年8月。
[5]姜翔耀、陳信宏,“以有限狀態機辨識大詞彙連續中文語音”,國立交通大學,2008年12月。
[6]A.B. Kahng, J. Lach, W.H. Mangione-smith, S. Mantik, I.L. Markov, M. Potkonjak, P. Tucker, H. Wang and G. Wolfe, “Constraint-based watermarking techniques for design IP protection”, Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on.
[7]Cui. Aijiao, Chang. Chip-Hong, S. Tahar, and A.T. Abdel-Hamid, “A Robust FSM Watermarking Scheme for IP Protection of Sequential Circuit Design”, Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on.
[8]A.T. Abdel-Hamid, S. Tahar, E.M. Aboulhamid,“A public-key watermarking technique for IP designs”, Design, Automation and Test in Europe, 2005.
[9]A.L. Oliveira,“Techniques for the creation of digital watermarks in Sequential circuit designs”, Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on.
[10]A.T. Abdel-Hamid, S.Tahar, “Fragile IP Watermarking Techniques”, Adaptive Hardware and Systems, 2008.
[11]Wu. Min, Liu. Bede,“Data hiding in binary image for authentication and annotation”, Multimedia, IEEE Transactions on.
[12]R. Chapman, T.S. Durrani,“IP protection of DSP algorithms for system on chip implementation”, Signal Processing, IEEE Transactions on.
[13]Fan. Yu-Cheng, Yang. HSueh-Yen, Tsao. Hen-Wai,“Direct access test scheme for IP core protection”Advanced System Integrated Circuits 2004 IEEE Asia-Pacific Conference on.
[14]Marolia. Pratik M,“Watermarking FPGA Bitstream For IP Protection”, Georgia Institute of Technology, August 2008.
[15]Bai. Fujun, Gao. Zhiqiang, Xu. Yi, Cai. Xueyu,“A Watermarking Technique for Hard IP Protection in Full-custom IC Design”, Communications, Circuits and Systems, 2007.
[16]LGSynth'93 Benchmark Information 取自2012年11月 http://vlSicad.eecS.umich.edu/BK/SlotS/cache/www.cbl.ncSu.edu/CBL_DocS/lgS93.html
[17]J.M. Pena, A.L. Oliveira,“A new algorithm for exact reduction of incompletely specified finite state machines” Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on.


QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
系統版面圖檔 系統版面圖檔