臺灣博碩士論文加值系統

在本實驗中，使用(1)Cu/Sn3.5wt%Ag/Cu以及(2)Cu/Sn/Cu兩種覆晶結構，實驗溫度於50℃~150℃，通以電流密度為10000 A/cm2的電流從0小時到200小時觀察電遷移效應誘發銅基材消耗情形。於(1)Cu/Sn3.5wt%Ag/Cu結構中，其銅基板消耗小於(2)Cu/Sn/Cu結構。為了更近一步知道銅在兩種銲料的消耗情形，以及介面反應現象，我們將銅線和銲料塊材施以機械力後接合，在實驗溫度150℃及200℃下進行固態反應，時間為0小時到500小時，以了解銅及銲料在固態下之消耗行為，銅在Sn3.5wt%Ag銲料塊接合之消耗量大於在銅在Sn銲料塊接合中之消耗，而與電遷移實驗之結果為銅在(2)Cu/Sn/Cu之消耗量大於在(1)Cu/Sn3.5wt%Ag /Cu中之消耗，此兩結果相反。此外，針對Sn3.5Ag銲料在電遷移實驗以及銅線對銲料塊材接合實驗消耗結果比較，銅消耗量在銅線和銲料塊材接合實驗大於電遷移實驗。在電遷移下銅消耗量速率反而下降，而我們推測在銲料中添加微量銀會產生抑制銅消耗的機制。

In this study, two flip-chip joint structures, (1)Cu/Sn3.5wt%Ag/Cu and (2)Cu/Sn/Cu were stressed with a high current density of 104 A/cm2 at 50~ 150℃for 0~200 hours. Electromigration induced Cu consumption was observed in the cathode Cu bond-pads of both current-stressed Cu/Sn/Cu and Cu/Sn3.5Ag/Cu flip-chip joint structures. Besides, EM-induced Cu consumption in the (1)Cu/Sn3.5wt%Ag/Cu flip-chip joint is smaller than that of (2)Cu/Sn/Cu structure. For further knowing the Cu consumption and the surface reaction between Cu and two solders, Cu wire was sandwiched in the solder plates at 150 ℃ and 200 ℃ for 0 ~500 hr. The result of the Cu consumption between Cu wire and Sn3.5Ag solder is relatively larger than that of the Cu wire and Sn solder case. The above results are opposite to the result of electromigration induced Cu consumption in the (2)Cu/Sn/Cu structure flip-chip joint, which is larger than that of the Cu/Sn3.5Ag/Cu flip-chip joint. According to decreasing of the Cu consumption rate under EM, we suspect adding minor Ag in solder would bring rise to the mechanism to inhibit Cu consumption.

目錄
中文摘要 I
英文摘要 II
目錄 III
圖目錄 V
表目錄 VIII

第一章 緒論 1
1.1研究背景 1
1.2電子封裝 2
1.3 無鉛焊料的演進 8

第二章 文獻回顧 9
2.1 電遷移效應 9
2.2第一類失效模式-陰極端的孔洞 13
2.3第二類失效模式-陰極端金屬基材的溶解 15

第三章 實驗動機及步驟與方法 16
3.1實驗動機 16
3.2實驗步驟及方法 17
3.3試片觀察 21
3.3金相分析 21
3.4掃描式電子顯微鏡(SEM) 22
3.5場發射電子微探儀(EPMA) 22

第四章 結果與討論 23
4.1電遷移下陰極端銅基材消耗(實驗一) 23
4.2電遷移下Cu/ Sn3.5Ag /Cu及Cu/ Sn /Cu兩種結構 23
4.3比較電遷移下Cu/ Sn3.5Ag /Cu及Cu/ Sn /Cu銅消耗量 26
4.4不受電遷移影響銅基材消耗探討(實驗二) 28
4.5不受電遷移影響Cu wire對Sn3.5Ag及Sn消耗比較 28
4.6電遷移及不受電遷移基材消耗比較 32
4.7電遷移下銅基材消耗活化能計算 38

第五章 結論 43
5.1錫銀銲料及純錫銲料在電遷移效應下的界面反應及消耗比較 43
5.2錫銀銲料及純錫銲料在固態接合下的界面反應及消耗 43
5.3電遷移效應對錫銀的的影響 43

第六章 參考文獻 45

圖目錄
圖1.1 IC封裝發展趨勢. 5
圖1.2 打線接合(Wire Bonding)封裝結構圖(a)剖視圖 (b)上視圖. 5
圖1.3 (a)覆晶（Flip Chip）封裝之結構剖視圖；(b) IBM’s Controlled
Collapse Chip Connection (C4)技術. 7
圖2.1 電遷移效應對金屬原子所導致的外加應力示意圖，其中包括
靜電力（Fel）、電子風力（Fwd）、與壓縮應力（Fcs）. 11
圖2.2 原子跟鄰近空位擴散示意圖，(a)擴散前以及(b)擴散到一半. 12
圖2.3 SnPb 之solder bump受電遷移效應，陰極端變化情形. 13
圖2.4 室溫下，電流密度105 A/cm2，19天後，SnPb導線受電遷效應
之變化. 14
圖2.5 電流密度2 x 104 A/cm2於125℃下，經90分鐘，陰極端產生銅
導線溶解的現象 15
圖3.1 第一部份試片製作示意圖. 18
圖3.2 第二部份試片製作示意圖. 19
圖4.1 覆晶結構經經過迴焊後的Cu與Sn3.5Ag銲料介面SEM圖. 24
圖4.2 施加電流密度為104 A/cm2經過不同通電時間所觀察的
Cu與Sn3.5Ag焊料介面SEM圖(a) 80℃；(b) 120℃；(c) 150
℃ 25
圖4.3 覆晶結構經迴焊後的Cu與Sn銲料介面SEM圖 25
圖4.4 施加電流密度為104 A/cm2經過不同通電時間所觀察的
Cu與Sn3.5Ag焊料介面SEM圖(a) 50℃、(b) 80℃、(c) 120
℃. 26
圖4.5 在施加電流密度為104 A/cm2經過不同通電時間下，銅基材
在Sn3.5Ag焊料以及Sn焊料消耗量比較(a) 在Sn3.5Ag焊料
；(b)Sn焊料. 27
圖4.6 Cu線和銲料塊在150℃固態接合後，在退火溫度150℃下，
隨退火時間變化介面SEM圖(a) Cu/ Sn3.5Ag銲料塊(b) Cu/
Sn銲料塊. 29
圖4.7 Cu線和銲料塊在150℃固態接合後，在退火溫度200℃下，隨
退火間變化介面SEM圖(a) Cu/Sn3.5Ag銲料(b) Cu/Sn銲料. 30
圖4.8 Cu線和Sn3.5Ag銲料塊在200℃退火160小時之SEM圖. 30
圖4.9 Cu線和Sn銲料塊在200℃退火160小時之SEM圖. 31
圖4.10 比較在退火溫度150℃下試片受電遷移及不受電遷移銅基板
消耗隨時間變化. 34
圖4.11 Cu/Sn5Ag銲料在退火溫度130℃下，銀原子在銲料中分布
的SEM圖(a)不受電遷移 (b)受電遷移. 34
圖4.12 Cu/Sn5Ag銲料在退火溫度130℃下，受電遷移下，銀原子
在銲料中分布受不同電流密度影響的SEM圖... 35
圖4.13 受電遷移下，原子受電子力影響的示意圖. 36
圖4.14 覆晶結構經過迴焊後的Cu與Sn5Ag銲料介面SEM圖. 36
圖4.15 Cu/Sn5A/Cu覆晶結構介面SEM圖(a)陰極端Cu/Sn5Ag介
面 (b) 放大部分陰極端Cu/Sn5Ag介面 (c) 陽極端Cu/Sn5Ag
介面. 37
圖4.16 Cu/Sn3.5Ag在三種溫度下計算得到的n值 40
圖4.17 Cu/Sn在三種溫度下計算得到的n值 40
圖4.18 Cu/Sn3.5Ag在電流密度104 A/cm2的消耗活化能Q 42
圖4.19 Cu/Sn在電流密度104 A/cm2的消耗活化能Q. 42

表目錄
表4-1 Cu/Sn3.5Ag 活化能計算參數 41
表4-2 Cu/Sn 活化能計算參數 41

1. P. J. Clarke, A. K. Ray, and C. A. Hogarth, International Journal of
Electronics, 69(3) , 1990
2. J. Tao, N. W. Cheung, and C. Hu, Electron Device Letters, 14(12),
1993
3. M. Sekiguchi, K. Sawada, M. Fukumoto, and T. Kouzaki, Journal of
Vacuum Science & Technology B, 12(5), 1994
4. C-K. Hu, K. Y. Lee, L. Gignac, and R. Carruthers, Thin Solid Films
308-309, 1997
5. V.C. Marcotte and N.G. Koopman, IEEE Transactions on Components,
Hybrids, and Manufacturing Technology, 5(4), 1982
6. J. H. Lau, Flip Chip Technologies (McGraw-Hill, 1996)
7. C. E. Ho, S. C. Yang, C. R. Kao, Journal of Materials Science:
Materials in Electronics, 18, 1-3, 2007
8. K. Zeng, K. N. Tu, Materials Science and Engineering R: Reports, 38, 2, 2002
9. A. Rahn, The Basics of Soldering (Wiley, 1993).
10. San Jose, The National Technology Roadmap for Semiconductors
(Semiconductor Industry Association, 2003)
11. J. H. Lau, Flip Chip Technologies (McGraw-Hill, 1996)
12. J. H. Lau, Chip on Board Technologies for Multichip Modules
(Kluwer Academic Pub, 1994)
13. 潘金平，基板型半導體構裝市場及技術趨勢，工業材料151期，1999
14. 呂宗興，電子構裝技術的發展歷程，工業材料 115 期，1996
15. S. Brandenbery and S. Yeh, Surface Mount International Conference
& Exposition: Proceedings of the Technical Program (Surface Mount
Technology Association, 1994)
16. C. Y. Liu, C. Chen, and K. N. Tu, Journal of Applied Physics, 88, 10, 2000
17. 陳文泰，錫銅無鉛銲料與Ni基材界面反應之研究，碩士論文，1991
18. 曾華偉，電遷移誘發錫/銅界面(錫,銅)原子通量之交互關係及其對
錫/銅焊點電遷移失效機制影響研究，博士論文，2011
19. 葉昱廷，電遷移對Sn5Ag/Cu界面反應的影響，碩士論文 2008
20. M. Y. Hsieh and H. B. Huntington, Journal of Physics and Chemistry of Solids, 39, (8), 1978