(3.238.235.155) 您好!臺灣時間:2021/05/11 19:36
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

我願授權國圖
: 
twitterline
研究生:王彥翔
研究生(外文):Yen-Hsiang Wang
論文名稱:晶片厚度及位置在溫度循環試驗條件下對chip-scale-package的結構應力效應
論文名稱(外文):Effects of the thickness and position of chip on structural stress of the chip-scale-package on module under temperature cycling condition
指導教授:姜庭隆姜庭隆引用關係盧威華
指導教授(外文):Ting-Lung ChiangWei-Hua Lu
學位類別:碩士
校院名稱:國立屏東科技大學
系所名稱:機械工程系所
學門:工程學門
學類:機械工程學類
論文種類:學術論文
論文出版年:2013
畢業學年度:101
語文別:中文
論文頁數:98
中文關鍵詞:CSP構裝溫度循環試驗錫球應力模擬
外文關鍵詞:Chip-scale-packageTemperature cycling testSolder ballStress Simulation
相關次數:
  • 被引用被引用:0
  • 點閱點閱:215
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:0
  • 收藏至我的研究室書目清單書目收藏:0
CSP構裝模組是藉由錫球連接晶片與基板做為電性傳輸途徑,本文研究結果顯示,CSP構裝模組由於受到材料性質差異的影響,在溫度循環試驗下使得構裝體產生電性失效,失效位置在晶片右上角最外側角落之錫球產生斷裂。
為了了解此CSP構裝模組在迴焊製程及溫度循環試驗下之應力分佈,因此建立3D CSP構裝模組模型,以ANSYS軟體進行應力模擬。應力最大值位置在晶片右上角最外側之錫球與UBM層連接處之界面,與CSP經過迴焊製程及溫度循環試驗後之錫球斷裂位置相符合。另外,改變晶片厚度及位置,探討兩者對CSP構裝模組錫球應力之影響。

The solder joints of the CSP module is the electrical pass between the CSP and carrier PCB substrate. In this study, the primary failure of the CSP module is the bulk solder failure by SEM examination under temperature cycling test condition.
To investigate the structural stresses under reflow and temperature cycling conditions, a 3D model was established for stress simulation using the finite element analysis ANSYS software.
The result shows the failed solder joint which is at the upper right corner of the CSP has the largest von Mises stress and is consistent with the SEM observations.
We also consider the effects of the thinkness and position of CSP on the structural stress of module. The simulation results show the stresses clecrease with decreasing the thickness of the CSP and the effect of position is not significant increase of stress of CSP module.

摘要 I
Abstract II
誌謝 III
目錄 IV
表目錄 VI
圖目錄 VII
第一章 緒論 1
1.1 前言 1
1.2 研究背景與文獻回顧 1
1.3 晶片尺寸構裝介紹與文獻回顧 3
1.4 研究動機與目的 4
第二章 有限元素分析基礎理論 8
2.1 有限元素方法簡介 8
2.2 線性分析理論 8
2.3 非線性材料 9
2.4 非線性分析理論 10
2.5 應變硬化模型 10
2.5.1 等向硬化模型(Isotropic hardening) 11
2.5.2 動態硬化模型(Kinematic hardening) 11
2.6 牛頓-瑞佛森法則 11
2.7 熱應力分析理論 13
2.8 亞蘭德黏塑性材料模型 14
2.9 板的抗彎剛度 15
第三章 CSP構裝體破壞分析及結構應力分析模型建立 19
3.1 設備簡介 19
3.2 破壞分析樣品製作 20
3.3 CSP構裝體破壞分析 21
3.4 結構應力分析模型建立 21
3.4.1 ANSYS分析軟體 22
3.4.2 應力分析模型之簡化及合理假設 22
3.4.3 應力分析模型尺寸與繪製 23
3.4.4 材料性質與邊界條件 24
3.4.5 迴焊製程與溫度循環模擬負載條件 24
3.4.6 ANSYS模擬分析程序 25
3.4.7 收斂分析 26
3.5 改變晶片厚度及位置 26
第四章 CSP應力模擬分析結果 52
4.1 CSP構裝模組Model A(原始尺寸:晶片厚度=660μm,晶片位置:基板左側)之結構應力模擬結果 52
4.1.1 von Mises stress分析 52
4.1.2 整體翹曲分析 52
4.2 CSP構裝模組Model B(晶片厚度=250μm,晶片位置:基板左側)之結構應力模擬結果 53
4.2.1 von Mises stress分析 53
4.2.2 整體翹曲分析 53
4.3 CSP構裝模組Model C(晶片厚度=100μm,晶片位置:基板左側)之結構應力模擬結果 54
4.3.1 von Mises stress分析 54
4.3.2 整體翹曲分析 54
4.4 CSP構裝模組Model D(晶片厚度=660μm,晶片位置:基板中央)之結構應力模擬結果 55
4.4.1 von Mises stress分析 55
4.4.2 整體翹曲分析 55
4.5 CSP構裝模組Model E(晶片厚度=250μm,晶片位置:基板中央)之結構應力模擬結果 56
4.5.1 von Mises stress分析 56
4.5.2 整體翹曲分析 56
4.6 CSP構裝模組Model F(晶片厚度=100μm,晶片位置:基板中央)之結構應力模擬結果 57
4.6.1 von Mises stress分析 57
4.6.2 整體翹曲分析 57
4.7 晶片與基板的撓曲剛性對CSP構裝模組應力及翹曲之影響 58
4.7.1 Models A、B及C(晶片位置皆在基板左側)迴焊製程模擬分析結果比較 58
4.7.2 Models A、B及C(晶片位置皆在基板左側)溫度循環試驗模擬分析結果比較 59
4.7.3 Models D、E及F(晶片位置皆在基板中央)迴焊製程模擬分析結果比較 59
4.7.4 Models D、E及F(晶片位置皆在基板中央)溫度循環試驗模擬分析結果比較 60
4.8 晶片厚度相同,晶片位置對CSP構裝模組應力及翹曲之影響 60
4.8.1 Model A及D迴焊製程及溫度循環試驗模擬分析結果比較 60
4.8.2 Model B及E迴焊製程及溫度循環試驗模擬分析結果比較 61
4.8.3 Model C及F迴焊製程及溫度循環試驗模擬分析結果比較 61
第五章 結論 92
參考文獻 94
作者簡介 98

1. 陳信文、陳立軒、林永森、陳志銘 編著,2004,電子構裝技術與材料,高立圖書有限公司。
2. 福岡義孝 著、王姝雯 譯、陳信文 閱,2005,電子構裝技術,普林斯頓國際有限公司。
3. 林柏寬,2003,助焊劑裂解產生之氣泡對無鉛錫球構裝體影響之研究,碩士論文,國立中正大學,嘉義。
4. Goh and T. Joo, “Parametric Finite Element Analysis of Solder Joint Reliability of Flip-Chip Assemblies,” IEEE/CPMT Electronics Packaging Technology Conference, pp. 57-62,1998.
5. J. Wang, Z. Qian, D. Zou, and S. Liu, “Creep Behavior of a Flip-Chip Package by Both Fem Modeling and Real Time Moire’ Interferometry,” Transactions of the ASME Journal of Electronic Packaging, Vol. 120, pp. 179-185, June 1998.
6. J. Lau and C. Cang, “Solder Joint Crack Propagation Analysis of Wafer-Level Chip Scale Package on Printed Circuit Board Assemblies,” IEEE Electronic Components and Technology Conference, pp. 1360-1368, 2000.
7. A. Schubert, R. Dudek, E. Auerawald, G. B. Michel, and H. Reichl, 2003, “Fatigue Life Models for SnAgCu and SnPb Solder Joints Evaluated by Experiments and Simulation,” IEEE Electronic Components and Technology Conference, pp. 603-610.
8. H. C. Cheng, C. M. Liu, J. C. Lin, C. T. Peng, and K. N. Chiang, 2004, “Reliability Analysis and Design for the Fine-Pitch Flip Chip BGA Package,” IEEE Transactions on Components and Packaging Technology, Vol. 27, pp. 684-693.
9. J. H. Lau, D. Shangguan, D. C. Y. Lau, T. T. W. Kung, and S. W. R. Lee, 2004, “Thermal-Fatigue Life Prediction Equation for Wafer-Level Chip Scale package (WLCSP) Lead-Free Solder Joints on Lead-Free Printed Circuit Board(PCB),” IEEE Electronic Components and Technology Conference, Vol. 2, pp. 1563-1569.
10. R. Darveaux, C. Reichman, N. Islam, 2006, “Interface failure in lead free solder joints. In:56th Proceedings of electronic components and technology conference,” ECTC 2006; 2006. p. 12.
11. J. H. Lau, 1998, “Solder joint reliability of a low cost chip size package-NuCSP,” Elsevier Science Ltd, Microelectronics Reliability 38(1998), pp. 1519-1529.
12. M. Amagai, 1999, “Chip Scale Package(CSP) solder joint reliability and modeling,” Elsevier Science Ltd, Microelectronics Reliability 39(1999), pp. 463-477.
13. Z. P. Wang, Y. M. Tan, K. M. Chua, 1999, “Board level reliability assessment of chip scale packages,” 1998 IMAPS, Microelectronics Reliability 39(1999), pp. 1351-1356. Reprinted and reviesed, with permission from the Proceedings of the 1998 International Symposium on Microelactronics, pp. 513-518, November 1-4, 1998, San Diego, California.
14. W. W. Lee, L. T. Nguyen, G. S. Selvaduray, 2000, “Solder joint fatigue models:review and applicability to chip scale package,” Elsevier Science Ltd, Microelectronics Reliability 40(2000), pp. 231-244.
15. M. Amagai, 1999, “Characterization of chip scale package materials,” Elsevier Science Ltd, Microelectronics Reliability 39(1999), pp. 1365-1377.
16. D. S. Lau, C. Y. Ni, C. Y. Chen, 2002, “Integrated design method for flip chip CSP with electrical,thermal and thermo-mechanical qualifications,” Elsevier Science B.V., Finite Elements in Analysis and Design 39(2003), pp. 661-677.
17. I. Shohji, H. Mori, Y. Orii, 2003, “Solder joint reliability evaluation of chip scale package using a modified Coffin-Manson equation,” Elsevier Science Ltd, Microelectronics Reliability 44(2004), pp. 269-274.
18. 陳信文,2010,CSP構裝模組之可靠度評估及溫度循環試驗的結構應力模擬,碩士論文,國立屏東科技大學,材料工程研究所,屏東。
19. 張朝暉,2007,ANSYS 11.0有限元分析理論與工程應用,電子工業出版社,北京,第1頁。
20. 愛發股份有限公司,2007,Abaqus實務入門引導,全華圖書股份有限公司,台北,第2-3頁。
21. 王新榮,陳時錦,劉亞忠,1997,有線元素法及其應用,中央圖書出版社。
22. 曾孟偉,2011,Chip-scale package構裝模組之結構應力模擬及溫度循環試驗可靠度評估,碩士論文,國立屏東科技大學,機械工程研究所,屏東。
23. 張洪仁,2007,高密度覆晶/可撓曲堆疊盲孔增層基板構裝之底膠材料特性分析、界面強度測試及結構應力模擬,碩士論文,國立屏東科技大學,材料工程所,屏東。
24. 李子仁,2005,球柵陣列構裝錫球熱疲勞可靠性暨網格模型分析,碩士論文,國立雲林科技大學,機械工程所,雲林。
25. 周奕銘,2007,晶片及強化材尺寸對高密度覆晶/可撓曲增層基板在溫度循環試驗下之結構應力探討,碩士論文,國立屏東科技大學,材料工程所,屏東。
26. 簡維元,2001,落地實驗量測系統開發之探討,碩士論文,私立中原大學,機械工程所,桃園。
27. J. H. Lau, and W. Dauksher, 2005, “Effects of Ramp-Time on the Thermal-Fatigue Life of Sn-Ag-Cu Lead-Free Solder Joints,” IEEE Electronic Components and Technology Conference., pp. 1292-1298.
28. L. D. Landau, E. M. Lifshitz (1986). Theory of Elasticity. Vol. 7 (3rd ed.). Butterworth-Heinemann. p. 42.
29. J. H. Okura, K. Darbha, S. Shetty, and A. Dasgupta, 1999, “Guidelines to Select Underfills for Flip Chip on Board Assemblies,” IEEE, Electronic Components and Technology Conference, pp. 589-594.
30. S. W. R. Lee, J. H. Lau, 2000, “Solder Joint Reliability of Plastic Ball Grid Array with Solder Bumped Flip Chip,” Soldering &; Surface Mount Technology, Vol. 12, No. 2, pp. 16-23.
31. J. Chang, L. Wang, J. Dirk, and X. Xie, 2006, “The Thermal-Mechanical Effects of Void Size and Location in Lead-Free Solder Heat-Sink Attachment of Power Devices is Investigated,” American Welding Society.
32. J. W. Kim, D. G. Kim, W. S. Hong, and S. B. Jung, 2005, “Evaluatuon of Solder Joint Reliability in-Flip-Chip Packages during Accelerated Testing,” Journal of ELECTRONIC METERIALS, Vol. 34, No.12, pp. 1550-1557.

連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
無相關期刊
 
系統版面圖檔 系統版面圖檔