(3.236.214.19) 您好!臺灣時間:2021/05/10 03:51
字體大小: 字級放大   字級縮小   預設字形  
回查詢結果

詳目顯示:::

: 
twitterline
研究生:王泳舜
研究生(外文):WANG,YUNG-SHUEN
論文名稱:利用微波退火在鍺基板上製作等效厚度為次一奈米高介電的薄膜層
論文名稱(外文):Fabrication of sub 1nm EOT thin Film on Germanium by Microwave Annealing
指導教授:賴瓊惠李耀仁
指導教授(外文):Lai,Chiung-HuiLee,Yao-Jen
學位類別:碩士
校院名稱:中華大學
系所名稱:電機工程學系碩士班
學門:工程學門
學類:電資工程學類
論文種類:學術論文
論文出版年:2014
畢業學年度:102
語文別:中文
論文頁數:57
中文關鍵詞:二氧化鍺
外文關鍵詞:GeO2
相關次數:
  • 被引用被引用:1
  • 點閱點閱:152
  • 評分評分:系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔系統版面圖檔
  • 下載下載:10
  • 收藏至我的研究室書目清單書目收藏:0
隨著奈米時代的發展,製程技術的微縮也備受挑戰,依照國際半導體技術藍圖(ITRS)金屬閘極取代多晶矽閘極,可以改善高片電阻值與空乏效應。由於 CMOS中的等效氧化層厚度(EOT)不斷要求微縮,而當二氧化矽微縮到 1.5 nm 以下時,漏電流會變的相當明顯,導致元件的功率消耗過大,故用高介電係數(High-k)介電層來取代,二氧化鉿(HfO2)就是非常有潛力的一種材料。
在進入 ALD 前,我們先將清洗過的鍺晶片放入化學液內浸泡,我們運用ALD使製程溫度320℃、370℃,320℃雖然形成的溫度較小,且漏電流較大;等待時間 60、120 秒,120 秒Inversion 處電容值會掉下來;吹氣時間 0.4 秒;通入氧氣(O2)或臭氧(O3)兩種氣體,由於 O3 過於活潑較容易形成較厚的 GeO2 ,導致電容值無法提高;週期數5、15、25三種條件的比較,5 cycles 太薄,漏電流比較大、電容值也不穩定,25 cycles 生成的厚度較高,電容值被限制住;因此選用 O2 、溫度370℃ 、等待時間 60 秒、吹氣時間0.4秒、週期數為 15,成功的生成GeO2薄膜,在 High-k 與基板上形成良好的界面層(Interfacial Layer)。
利用低溫微波退火系統(Microwave Anneal)與快速升溫退火系統(Rapid Thermal Anneal)比較,MWA有效的降低沈積 High-k 介電層時所形成的 Dit 與改善漏電流。
使用上述的ALD 與 MWA 製作出EOT小於一奈米的薄膜。

With scaling trends from microns to nanometers, fundamental factors essentially limit the development of VLSI technology. To realize the ITRS roadmap, high-K/metal gate (HK/MG) stack is widely utilized in place of conventional poly-Si gate. Nano devices fabricated with HK/MG process are also intrinsically possessed of immunity against high sheet resistance and poly depletion effect. To meet the requirement of enough gate capacitance, SiO2 gate oxide thickness continues scaling down. As the effective gate oxide thickness (EOT) decreases to below 1.5-nm, significant gate leakage current multiplies power consumption of device drastically. High-K materials are adopted to substitute conventional SiO2 for gate insulators in virtue of more reliable physical thickness. HfO2 is one of the most promising high-K materials that we study in our research.
We fabricate GeO2 interfacial layer by ozone or O2 induced oxidation of germanium surface with chemical pre-treatment by dip in chemical solution at room temperature. The growth of GeO2 interfacial layer is also an in-situ process before gate oxide formation by means of atomic layer deposition (ALD). GeO2 layers are formed at 320℃ and 370℃ respectively. Higher leakage current is observed in the layer formed at 320℃. The standby time intervals are 60s and 120s. The phenomenon of capacitance roll-off in inversion regime is observed in the device with 120-second standby time. Ozone is relatively less inert than O2 which oxidize thicker GeO2 layer and therefore result in lower gate capacitance. We also fabricate GeO2 layers with different thickness. Thinner ones such as 4-nm GeO2 layers induce high leakage current and unstable capacitance while 20-nm ones possess insufficient capacitance. The optimized 12-nm GeO2 layer with high-quality GeO2/Ge interface is fabricated at 370℃ with 0.4-second O2 purge time and 60-second standby time interval.
Post metallization annealing (PMA) processed by low temperature microwave annealing (MWA) effectively suppress leakage current and interface trapped charge density (Dit) in high-K dielectrics. MWA achieves more significant improvement in device performance than conventional high temperature rapid thermal annealing process (RTA).
Our primary contribution is that we successfully fabricate 0.9-nm GeO2 layer with good quality by the methods we stated above.

第一章 序言 - 1 -
1.1 前言 - 1 -
1.2 使用高介電係數(High-k)介電材料的原因 - 2 -
1.3 高介電係數介電層之選擇 - 2 -
1.4 使用鍺基板之原因 - 3 -
1.5 鍺氧化物之特性 - 4 -
1.6 高介電係數介電層與金屬閘極所面臨的挑戰 - 5 -
1.7 界面缺陷鈍化(Interface defect passivation) - 6 -
1.8 研究低溫微波退火之動機 - 6 -
1.9 論文架構 - 7 -
第二章 金氧半結構理論與製程技術 - 13 -
2.1 MOS(Metal-Oxide-Semiconductor)結構 - 13 -
2.2 MOS 結構中氧化層的缺陷 - 14 -
2.2.1 MOS結構中氧化層缺陷種類 - 14 -
2.2.2界面缺陷電荷(Interface Trapped Charge) - 14 -
2.2.3 固定氧化層電荷 (Fixed Oxide Charge) - 15 -
2.2.4 氧化層捕捉電荷 (Oxide Trapped Charge) - 15 -
2.2.5 移動性離子電荷 (Mobile Ionic Charge) - 16 -
2.3 原子層沈積系統(Atomic Layer Deposition,ALD) - 16 -
2.4 微波退火技術 (Microwave Annealing) - 17 -
第三章 元件製程與量測 - 24 -
3.1 實驗介紹 - 24 -
3.2運用原子層沉積系統(Atomic Layer Deposition,ALD)生成GeO2之參數 - 24 -
3.3 使用 RTO 形成氧化層搭配Al2O3之金氧半電容流程 - 25 -
3.3.1 實驗晶片清洗處理 - 25 -
3.3.2 成長犧牲氧化層與成長後清洗 - 25 -
3.3.3 成長界面氧化層 - 26 -
3.3.4 ALD 沈積 Al2O3 高介電係數氧化層 - 26 -
3.3.5 PVD 濺鍍 TiN 金屬層 - 26 -
3.3.6 微影製程與蝕刻 - 26 -
3.3.7 快速升溫退火(RTA)與微波退火處理(MWA) - 27 -
3.4 使用 ALD 形成氧化層搭配 HfO2 之金氧半電容流程 - 27 -
3.4.1 實驗晶片清洗處理 - 27 -
3.4.2 成長犧牲氧化層與成長後清洗 - 27 -
3.4.3 成長界面氧化層 - 28 -
3.4.4 ALD 沈積 HfO2 高介電係數氧化層 - 28 -
3.4.5 PVD 濺鍍 TiN 金屬層 - 28 -
3.4.6 微影製程與蝕刻 - 29 -
3.4.7 快速升溫退火(RTA)與微波退火處理(MWA) - 29 -
3.5 金氧半電容之電性量測 - 29 -
3.5.1 電容-電壓 (C-V)特性量測 - 29 -
3.5.2 電流-電壓 (I-V) 特性量測 - 30 -
3.5.3 遲滯 (Hysteresis) 特性量測 - 31 -
第四章 實驗結果與討論 - 38 -
4.1 研究動機 - 38 -
4.2 TiN / HfO2 / GeO2 / P-Ge電容器GeO2製程條件與電性量測 - 39 -
4.2.1 TiN / Al2O3 / GeO2 / P-Ge特性介紹 - 39 -
4.2.2 金屬厚度影響電容器特性 - 39 -
4.2.3 GeO2成長溫度影響電容特性 - 40 -
4.2.4 等待時間影響電容特性 - 40 -
4.2.5 生成 GeO2 氣體前驅物影響電容特性 - 41 -
4.2.6 GeO2 週期數(Cycles)影響電容特性 - 41 -
4.3 TiN / HfO2 / GeO2 / P-Ge電容器HfO2 製程與電性量測 - 42 -
4.4使用 MWA 與 RTA 的電性比較 - 42 -
4.5 使用不同的晶向與泡化學溶液鍺電容器製程 - 43 -
第五章 結論與未來展望 - 54 -

參考文獻
[1]. J. Bardeen and W. H. Brattain, “The transistor, a semiconductor triode,” Phys. Rev., vol.75, pp. 1208-1225, Apr. 1949.
[2]. Y. Kamata, “High-k/Ge MOSFETs for future nanoelectronics,” Materials Today, vol. 11, no. 1-2, pp. 30-38, 2008.
[3]. D. Kahng and M. M. Atalla, “Silicon-silicon dioxide field induced surface device,” presented at Solid State Device Research Conf., Pittsburgh, PA, June 1960.
[4]. Moore, Gordon. "Progress in Digital Integrated Electronics" IEEE, IEDM Tech Digest (1975) pp.11-13.
[5]. S.-H. Lo, D. A. Buchanan, Y. Taur, W. Wang “Quantum-Mechanical Modeling of Electron Tunneling Current from Inversion Layer of Ultra-Thin-Oxide nMOSFET’s” IEEE Electron Device Lett., Vol. 18, No. 5, p.209, 1997.
[6]. Dieter K. Schrodor, “Semiconductor Material and Device Chracterization”,third edition, 2006
[7]. J. H. Stathis, et al, “Reliability Projection for Ultra-Thin Oxide at Low Voltage”, Electron Devices Meeting (IEDM), 1998 IEEE International,, Vol. 71, p. 167, 1998
[8]. J. Robertson / Solid-State Electronics 49 (2005) 283–293
[9]. H. R. Huff, et al., Microelectronic Engineering, vol.69, pp.152-167, 2003.
[10]. G. D. Wilk, et al., Journal of Applied Physics, vol.89, pp.5243-5275, 2001.
[11]. T. H. Hou, et al., Meeting of the Electrochemical Society, Salt Lake City, Utah, 2002.
[12]. W.J. Zhu, “Temperature dependence of channel mobility in HfO2-gated NMOSFETs”, Electron Device , IEEE , Vol. 25,No.2 ,p.89,2004
[13]. L. Lin, et al., “Atomic structure, electronic structure, and band offsets at Ge:GeO:Geo2 interfaces” , Appl. Phys. Lett.,Vol.97,p.242902,2010
[14]. S. Saito, et al., “First-principles study to obtain evidence of low interface defect density at Ge/GeO2 interfaces”, App. Phys. Lett., Vol. 95, p. 011908-011908-3, 2009
[15]. R.Zhang , et al., “1-nm-thick EOT high mobility Ge n- and p-MOSFETs with ultrathin GeOx/Ge MOS interfaces fabricated by plasma post oxidation,” Electron Devices Meeting (IDEM), 2011 IEEE International, p.28.3.1-28.3.4, 2011
[16]. 張新君“金氧半元件金屬閘極和高介電係數介電層之製程整合研究”,清華大學工程與系統科學研究所,碩士論文,2006.
[17]. C. Wang, et al., Appl. Phys. Lett., vol.83 (2), pp.308, 2003
[18]. C. Hobbs, et al., Trans. Elec. Dev. Lett., vol.51(6), pp.971, 2004.
[19]. C. Hobbs, et al., Trans. Elec. Dev. Lett., vol.51(6), pp.978, 2004.
[20]. C. Hobbs, et al., Symp. VLSI Tech. Dig., pp.9, 2003.
[21]. Mark Rodder, Texas Instrument IEDM Short Course, 2004.
[22]. T. Takahashi, et al., “proof of Ge Interface concepts for Metal/High –k/Ge MOS” Electron Devices Meeting (IDEM), 2007 IEEE International, p.697-700,2007
[23]. H. Seo, et al., “Extrinsic interface formation of HfO2 and Al2O3/GeOx gate stacks on Ge (100) substrates, Journal of Applied Physics, Vol. 106, p.044909,2009
[24]. Y.-J. Lee, et al., “3D 65 nm CMOS with 320°C microwave dopant activation,” IEDM Tech.Dig., pp.31–34, 2009.
[25]. 江佩錞,“氮化鎢薄膜之製備及閘極特性之研究”,成功大學材料科學及工程學系,碩士論文,2002.
[26]. B.E. Deal, “Standardized terminology for oxide charges associated with thermallyoxidized silicon,” IEEE Trans. Electron Dev., vol ED-27, 1980.
[27]. Dieter K. Schroder, “Semiconductor Material and Device Characterization (2rd Edition),” John Wiley and Cons, Inc., 1998.
[28]. 張博俊,“以氮化鋁材料作為矽基板上閘極介電層之研製與特性分析”,中原大學電子工程學系,碩士論文,2005.
[29]. M. Ritala, et al., “Perfectly conformal TiN and Al2O3 films deposited by atomic.
[30]. George S.M, et al., “Surface Chemistry For Atomic Layer Growth,” J. Phys.Chem,vol.100, pp.13121-13122, 1996.
[31]. Y.J. Lee, S. S. Chuang, “Full low temperature microwave processed Ge CMOS achieving diffusion-less junction and Ultrathin 7.5nm Ni mono-germanide” Electron Devices Meeting (IEDM), 2012 IEEE International.

連結至畢業學校之論文網頁點我開啟連結
註: 此連結為研究生畢業學校所提供,不一定有電子全文可供下載,若連結有誤,請點選上方之〝勘誤回報〞功能,我們會盡快修正,謝謝!
QRCODE
 
 
 
 
 
                                                                                                                                                                                                                                                                                                                                                                                                               
第一頁 上一頁 下一頁 最後一頁 top
1. 王文宇(1997),論衍生性金融商品之基本法律問題,經社法制論叢,19期,頁177-215。
2. 王志誠(2010),銀行銷售金融商品之義務及責任-規範原則與實務爭議,月旦法學雜誌,183期,頁182-207。
3. 王志誠(2011),金融行銷之控制及法制變革:金融消費者保護法之適用及解釋,萬國法律,179期,頁2-10。
4. 李智仁(2011),金融商品之監理趨勢與消費者保護,萬國法律,179期,頁11-22。
5. 李禮仲(2009),金融商品銷售糾紛與求償案例分析-以連動式債券銷售為中心,全國律師,13卷8期,頁25-44。
6. 林育廷(2009),從雷曼事件之處理檢視我國金融消費爭議之解決機制,全國律師,13卷8期,頁45-59。
7. 吳柏成、何文榮、張賀凱(2008),界限型高收益連動債案例分析,臺灣期貨與衍生性商品學刊,6期,頁28-43。
8. 吳從周(2004),論民法第1條之「法理」-最高法院相關民事判決判例綜合整理分析,東吳法律學報,15卷2期,頁1-104。
9. 張心悌(2013),反向揭穿公司面紗原則之研究,東吳法律學報,24卷4期,頁65-97。
10. 張瑋心(2011),論「雷曼連動債事件」與國家賠償責任,中央警察大學學報,48期,頁337-361。
11. 陳洸岳(2011),金融消費者保護法下業者損害賠償責任初探,月旦法學雜誌,199期,頁5-25。
12. 陳肇鴻(2012),連動債糾紛的司法實踐-2009至2010年間相關判決之研究,中研院法學期刊,10期,頁161-221。
13. 黃荃(2010),臺灣地區連動式債券投資行為概況實證分析與個案探討,會計學報,3卷1期,頁21-51。
14. 黃帥升、謝富凱、廖倪凰(2008),從保障投資人權益觀點論連動債券之法律關係,萬國法律,158期,頁74-83。
15. 楊麗萍(2011),金融消費者保護之新里程-金融消費者保護法簡介,存款保險資訊季刊,24卷4期,頁1-40。
 
系統版面圖檔 系統版面圖檔